mpeg 时钟 发电机 与 vcxo
CY2412
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose
,
ca 95134 • 408-943-2600
文件 #: 38-07227 rev. *d 修订 12月 13, 2004
特点
• 综合 锁相 回路 (pll)
• 低-抖动, 高精度 产出
• vcxo 与 模拟 调整
• 3.3v 操作
• 8-管脚 soic 包装
好处
• 最高性能 pll 量身定制 用于 多媒体 应用程序-
阳离子
• 满足 关键 计时 要求 入点 复杂 系统
设计
• 大型 ± 150-ppm 范围, 更好 线性度
• 启用 应用程序 兼容性
零件 号码 产出 输入 频率 范围 输出 频率 vcxo 配置文件
cy2412-1 3 13.5-mhz pullable 水晶 输入 按
柏树 规格
两个 27 mhz 产出, 一个 54 mhz (3.3v) 线性
cy2412-3 3 13.5-mhz pullable 水晶 输入 按
柏树 规格
27 mhz, 13.5 mhz, 54 mhz (3.3v) 线性
逻辑 块 图表
13.5 新
XOUT
CLKC
输出
分隔器
PLL
osc
VCXO
CLKA
q
p
VCO
VDD
vss
Φ
CLKB
8-管脚 soic
cy2412-1,-3
1
2
3
4
XOUT
新
VCXO
CLKA
vss
CLKC
CLKB
5
6
7
8
VDD
管脚 配置