ftg 用于 移动电话 via™ pl133t 和 ple133t chipsets
cy28317-2
柏树 半导体 公司
•
3901 北 第一 街道
•
San Jose
•
ca 95134
•
408-943-2600
文件 #: 38-07094 rev. *b 修订 12月 26, 2002
17-2
特点
•
单芯片 系统 频率 合成器 用于 移动电话
通过 pl133t 和 ple133t chipsets
•
可编程 时钟 输出 频率 与 较少 比
1 mhz 增量
• 综合 故障安全 看门狗 计时器 用于 系统
回收
• 自动 开关 至 hw-已选择 或 软件-编程
时钟 频率 当 看门狗 计时器 超时 发生
• 系统 重置 世代 能力 之后 一个 看门狗
计时器 超时 发生 或 一个 变更 入点 输出 频率
通过 smbus 接口
• 支持 smbus 字节 阅读/写 和 块 阅读/ 写
运营 至 简化 系统 bios 发展
• 供应商 id 和 修订 id 支持
• 可编程 驱动器 强度 用于 sdram 和 pci
输出 时钟
• 可编程 输出 偏斜 用于 cpu, pci 和 sdram
• 最大化 emi 抑制 使用 柏树’s 传播
光谱 技术
• 可用 入点 48-管脚 ssop 和 tssop 软件包
钥匙 规格
cpu 至 cpu 输出 偏斜:..........................................175 ps
pci 至 pci 输出 偏斜:.............................................500 ps
块 图表
管脚 配置
备注:
1. 信号 已标记 与
‘
*
’
有 内部 上拉 电阻.
[1]
vdd_参考
REF0
pci0_f/fs4*
XTAL
pll 参考 频率
pll 1
X2
X1
ref1/fs2*
vdd_pci
pci2:6
48mhz/fs0*
24_48mhz/fs1*
PLL2
÷
2,3,4
osc
vtt_pwrgd#
vdd_48mhz
SMBus
SDATA
逻辑
SCLK
sdram0:6
SDRAMIN
7
vdd_sdram
pci1/fs3*
cpu0:1, cput, cpuc
÷
2
地_cpu
*fs2/ref1
REF0
vtt_pwrgd#
vdd_参考
地_参考
X1
X2
vdd_pci
*fs4/pci0_f
*fs3/pci1
地_pci
PCI2
PCI3
PCI4
PCI5
PCI6
SDRAMIN
*cpu_stop#
*pci_stop#
*PD#
*mult_选择
地_48mhz
SDATA
cy28317-2
CPU0
CPU1
vdd_cpu_2.5
vdd_cpu_3.3
CPUT
CPUC
地_cpu
RST#
IREF
SDRAM6
地_sdram
SDRAM0
SDRAM1
vdd_sdram
SDRAM2
SDRAM3
地_sdram
SDRAM4
SDRAM5
vdd_sdram
vdd_48mhz
48mhz/fs0*
24_48mhz/fs1*
SCLK
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
逻辑
重置
RST#
IREF
mult_选择
pci_stop#
cpu_stop#
PD#
: 点此下载
