3.3v 64k/128k x 8/9
双端口 静态 ram
cy7c008v/009v
cy7c018v/019v
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose • ca 95134 • 408-943-2600
文件 #: 38-06044 rev. *b 修订 12月 27, 2002
25/0251
特点
• 真 双端口 记忆 细胞 哪个 允许 simulta-
neous 访问权限 的 这 相同 记忆 位置
• 64k x 8 组织机构 (cy7c008)
• 128k x 8 组织机构 (cy7c009)
• 64k x 9 组织机构 (cy7c018)
• 128k x 9 组织机构 (cy7c019)
• 0.35-微米 cmos 用于 最佳 速度/电源
• 高速 访问权限: 15/20/25 ns
• 低 操作 电源
—
活动: 我
抄送
= 115 ma (典型)
—
备用: 我
SB3
= 10
µ
一个 (典型)
•
完全 异步 操作
•
自动 掉电
•
expandable 数据 总线 至 16/18 比特 或 更多 使用 mas-
之三/奴隶 芯片 选择 当 使用 更多 比 一个 设备
•
片上 仲裁 逻辑
•
信号量 包括 至 许可证 软件 握手
之间 端口
•
智力
旗子 用于 港口-至-港口 通信
•
双 芯片 启用
•
管脚 选择 用于 主人 或 奴隶
•
商业 和 工业 温度 范围
•
可用 入点 100-管脚 tqfp
备注:
1. 我/o
0
–
我/o
7
用于 x8 设备; 我/o
0
–
我/o
8
用于 x9 设备.
2. 一个
0
–
一个
15
用于 64k 设备; 一个
0
–
一个
16
用于 128k.
3. 忙
是 一个 输出 入点 主人 模式 和 一个 输入 入点 奴隶 模式.
我/o
控制
地址
解码
一个
0L
–
一个
15/16l
ce
l
oe
l
右/w
l
忙
l
我/o
控制
中断
信号量
仲裁
SEM
l
智力
l
m/s
逻辑 块 图表
一个
0L
–
一个
15/16l
真 双端口
ram 阵列
一个
0R
–
一个
15/16r
ce
右
oe
右
右/w
右
忙
右
SEM
右
智力
右
地址
解码
一个
0R
–
一个
15/16r
[1]
[1]
[2]
[2]
[3]
[3]
[2] [2]
右/w
l
ce
0L
ce
1L
oe
l
我/o
0L
–
我/o
7/8l
ce
l
右/w
右
ce
0R
ce
1R
oe
右
我/o
0R
–
我/o
7/8r
ce
右
16/17
8/9
16/17
8/9
16/17 16/17
用于 这 大多数 最近 信息, 参观 这 柏树 web 现场 在 www.柏树.com
: 点此下载
