初步
72-mbit (2m x 36/4m x 18/1m x 72) 流通
sram 与 nobl™ 体系结构
CY7C1471V33
CY7C1473V33
CY7C1475V33
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose
,
ca 95134 • 408-943-2600
文件 #: 38-05288 rev. *e 修订 12月 5, 2004
特点
• 否 总线 latency™ (nobl™) 体系结构 消除
死了 循环次数 之间 写 和 阅读 循环次数.
• 可以 支持 向上 至 133-mhz 总线 运营 与 零
等待 国家
• 数据 是 已转移 开启 每 时钟
• 管脚 兼容 和 功能上 等效 至 zbt™
设备
• 内部 自我时间d 输出 缓冲区 控制rol 至 消除
这 需要 至 使用 oe
• 已注册 输入 用于 流通 操作
• 字节 写 能力
• 3.3v/2.5v 我/o 电源 供应
• 快 时钟到输出 次
— 6.5 ns (用于 133-mhz 设备)
— 8.5 ns (用于 100-mhz 设备)
• 时钟 启用 (cen
) 管脚 至 启用 时钟 和 挂起
操作
• 同步 自定时 写入
• 异步 输出 启用
• 提供 入点 电子元件工业联合会-标准 无铅 100 tqfp, 和
165-球 fbga 软件包 用于 cy7c1471v33 和
cy7c1473v33. 209-球 fbga 包装 用于
cy7c1475v33.
• 三个 芯片 启用 用于 简单 深度 扩展.
• 自动 掉电 功能 可用 使用 zz
模式 或 ce 取消选择.
• jtag 边界 扫描 用于 bga 和 fbga 软件包
• 突发 capability—linear 或 交错 突发 订单
• 低 备用 电源
功能 描述
[1]
这 cy7c1471v33, cy7c1473v33 和 cy7c1475v33 是
3.3v, 2m x 36/4m x 18/1m x 72 同步 流通
突发 srams 设计 具体而言 至 支持 无限 真
背靠背 阅读/写 运营 无 这 插入 的
等待 国家. 这 cy7c1471v33, cy7c1473v33 和
cy7c1475v33 是 配备 与 这 高级 否 总线
延迟 (nobl) 逻辑 必填项 至 启用 连续的
阅读/写 运营 与 dat一个 正在 已转移 开启 每
时钟 循环. 这个 功能 戏剧性地 改进 这 吞吐量
的 数据 通过 这 sram, 尤其是 入点 系统 那 需要
频繁 写-阅读 过渡.
全部 同步 输入 通过 通过 输入 寄存器 受控
由 这 上升 边缘 的 这 时钟. 这 时钟 输入 是 合格 由
这 时钟 启用 (cen
) 信号, 哪个 当 取消断言
暂停 操作 和 扩展 这 上一个 时钟 循环.
最大值 访问权限 延迟 从 这 时钟 上升 是 6.5 ns (133-mhz
设备).
写 运营 是 受控由 这 两个 或 四 字节 写
选择 (bw
x
) 和 一个 写 启用 (我们) 输入. 全部 写入 是
进行 与 片上 同步自定时 写 电路.
三个 同步 芯片 启用 (ce
1
, ce
2
, ce
3
) 和 一个
异步 输出 启用 (oe
) 提供 用于 容易 银行
选择 和 输出 三态 控制. 入点 订单 至 避免 总线
争用, 这 输出 驾驶员s 是 同步 三态
期间 这 数据 部分 的 一个 写 顺序.
选择 指南
133 mhz 100 mhz 单位
最大值 访问权限 时间 6.5 8.5 ns
最大值 操作 电流 335 305 ma
最大值 cmos 备用 电流 150 150 ma
备注:
1. 用于 最佳实践 建议, 请 参考 至 这 柏树 应用程序 备注
系统 设计 准则
开启 www.柏树.com.
: 点此下载
