hy57v283220(l)t(p)/ hy5v22(l)f(p)
4 banks x 1m x 32bit 同步的 dram
这个 文档 是 一个 一般 产品 description 和 是 主题 至 改变 没有 注意.hynix 半导体 公司 做 不 assume
任何 责任 为 使用 的 电路 described. 非 专利权 许可 是 暗指.
rev. 0.9 / july 2004
修订 history
修订 非. History Remark
0.1 定义 初步的 规格
0.2
1) 修改 fbga 球 配置 typo.
2) changed 函数的 块 图解 从 a10 至 a11.
3) changed v
DD
最小值 从 3.0v 至 3.135v.
4) changed cap. 值 从 c11, 3, 5 至 4pf & c12, 3.8 至 4pf.
5) insert t
AC2
值.
6) insdrt t
RAS
&放大; clk 值.
0.3 定义 i
DD
规格.
0.4 delited 初步的.
0.5 changed i
DD
规格.
0.6 133mhz 速 增加
0.7 changed fbga 包装 大小 从 11x13 至 8x13.
0.8
1) changed v
DD
最小值 从 3.135v 至 3.0v.
2) changed v
IL
最小值 从 v
SSQ
-0.3v 至 -0.3v.
0.9
修改 的 大小 erra. (page15)
(等式 :13.00
±
10-> 13.00
±
0.10)
: 点此下载
