ics650-07c
networking 时钟 源
mds 650-07c 一个
1 修订 101399 打印 11/28/00
整体的 电路 系统, 公司 • 525 race 街道 • san jose • ca • 95126•(408)295-9800tel • www.icst.com
初步的 信息
这 ics650-07c 是 一个 低 费用, 低 jitter, 高
效能 时钟 synthesizer 为 networking
产品. 使用 相似物 阶段-锁 循环
(pll) 技巧, 这 设备 accepts 一个 12.5 mhz
或者 25.00 mhz 时钟 或者 基本的 模式 结晶
输入 至 生产 多样的 输出 clocks 为
networking 碎片, pci 设备, sdram, 和
asics. 这 ics650-07c 输出 所有 有 0 ppm
综合 错误.
看 这 mk74cb214, ics551, 和 ics552-01 为
非-pll 缓存区 设备 这个 生产 多样的
低-skew copies 的 这些 输出 clocks.
看 这 ics570, ics9112-16/17/18 为 零 延迟
缓存区 那 能 同步 输出 和 其它
需要 clocks.
块 图解
描述
特性
• packaged 在 20 管脚 narrow (150 mil) ssop (qsop)
• 12.5 mhz 或者 25.00 mhz 基本的 结晶 或者
时钟 输入
• 六 输出 clocks 和 可选择的 发生率
• sdram 发生率 的 67, 83, 100, 和 133 mhz
• 缓冲 结晶 涉及 输出
• 零 ppm 综合 错误 在 所有 clocks
• 完美的 为 pmc-sierra’s atm 转变 碎片
• 全部 cmos 输出 摆动 和 25 毫安 输出 驱动
能力 在 ttl 水平
• 先进的, 低 电源, sub-micron cmos 处理
• 3.0v 至 5.5v 运行 电压
时钟
缓存区/
结晶
振荡器
VDD
地
时钟 综合
和 控制
电路系统
12.5 mhz 或者
25.00 mhz
结晶 或者 时钟
输出
缓存区
CLKC1
REFOUT
2
2
输出
缓存区
CLKC2
输出
缓存区
X1
X2
输出
缓存区
CLKA1
optional 结晶 电容 是 显示 和 将 是 必需的 为 tuning 的 最初的 精度 (决定 once 每 板).
acs1,0
oe (所有 输出)
÷ 2
CLKA2
输出
缓存区
输出
缓存区
CLKB1
÷ 2
CLKB2
输出
缓存区
2
bcs1,0
2
CCS
: 点此下载
