8735am-21
www.icst.com/产品/hiperclocks.html
rev. d october 27, 2003
1
整体的
电路
系统, 公司
ics8735-21
700MH
Z
, d
IFFERENTIAL
-
至
-3.3v lvpecl
Z
ERO
D
ELAY
C
锁
G
ENERATOR
G
ENERAL
D
ESCRIPTION
这 ics8735-21 是 一个 高级地 多功能的 1:1 differ-
ential-至-3.3v lvpecl 时钟 发生器 和 一个
成员 的 这
hiperclocks™ 家族 的 高 每-
formance 时钟 解决方案 从 ics. 这 clk,
nclk 一双 能 接受 大多数 标准 差别的
输入 水平. 这 ics8735-21 有 一个 全部地 整体的 pll 和
能 是 配置 作 零 延迟 缓存区, 乘法器 或者 分隔物,
和 有 一个 输出 频率 范围 的 31.25mhz 至 700mhz.
这 涉及 分隔物, 反馈 分隔物 和 输出 分隔物
是 各自 可编程序的, 因此 准许 为 这 下列的 输出-
放-至-输入 频率 ratios: 8:1, 4:1, 2:1, 1:1, 1:2, 1:4, 1:8.
这 外部 反馈 准许 这 设备 至 达到 “zero
delay” 在 这 输入 时钟 和 这 输出 clocks. 这
pll_sel 管脚 能 是 使用 至 绕过 这 pll 为 系统 测试
和 debug 目的. 在 绕过 模式, 这 涉及 时钟
是 routed 周围 这 pll 和 在 这 内部的 输出 dividers.
F
EATURES
•
1 差别的 3.3v lvpecl 输出 一双,
1 差别的 反馈 输出 一双
•
差别的 clk, nclk 输入 一双
•
clk, nclk 一双 能 接受 这 下列的 差别的
输入 水平: lvds, lvpecl, lvhstl, sstl, hcsl
•
输出 频率 范围: 31.25mhz 至 700mhz
•
输入 频率 范围: 31.25mhz 至 700mhz
•
vco 范围: 250mhz 至 700mhz
•
可编程序的 dividers 准许 为 这 下列的 输出-至-输入
频率 ratios: 8:1, 4:1, 2:1, 1:1, 1:2, 1:4, 1:8
•
外部 反馈 为 “zero delay” 时钟 regeneration
和 configurable 发生率
•
循环-至-循环 jitter: 25ps (最大)
•
静态的 阶段 补偿: 50ps ± 100ps
•
3.3v 供应 电压
•
0°c 至 70°c 包围的 运行 温度
•
工业的 温度 信息 有 在之上 要求
HiPerClockS™
ICS
B
锁
D
IAGRAM
P
在
一个
SSIGNMENT
ics8735-21
20-含铅的, 300-mil soic
7.5mm x 12.8mm x 2.3mm 身体 包装
m 包装
顶 视图
CLK
nCLK
MR
V
CC
nfb_在
fb_在
SEL2
V
EE
nQFB
QFB
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
nc
SEL1
SEL0
V
CC
pll_sel
V
CCA
SEL3
V
CCO
Q
nQ
pll_sel
CLK
nCLK
fb_在
nfb_在
SEL0
SEL1
SEL2
SEL3
MR
PLL
8:1, 4:1, 2:1, 1:1,
1:2, 1:4, 1:8
Q
nQ
QFB
nQFB
0
1
÷1, ÷2, ÷4, ÷8,
÷16, ÷32, ÷64
: 点此下载
