1
特性
• 提供 t1 时钟 在 1.544 mhz 锁 至 一个 8
khz 涉及 时钟 (框架 脉冲波)
• 提供 cept 时钟 在 2.048 mhz 和 st-总线
时钟 和 定时 信号 锁 至 一个 内部的 或者
外部 8 khz 涉及 时钟
• 典型 固有的 输出 jitter (unfiltered)= 0.07
ui 顶峰-至-顶峰
• 典型 jitter attenuation 在: 10 hz=23 db,100
hz=43 db, 5 至 40 khz
≥
64 db
• jitter-自由 “free-run” 模式
• uncommitted 二-输入 与非 门
• 低 电源 cmos 技术
产品
• 同步 和 定时 控制 为 t1
和 cept 数字的 trunk 传递 links
• st- 总线 时钟 和 框架 脉冲波 源
描述
这 mt8941b 是 一个 双 数字的 阶段-锁 循环
供应 这 定时 和 同步 信号 为
这 t1 或者 cept 传递 links 和 这 st-总线.
这 first pll 提供 这 t1 时钟 (1.544 mhz)
同步 至 这 输入 框架 脉冲波 在 8 khz. 这
定时 信号 为 这 cept 传递 link 和 这
st-总线 是 提供 用 这 第二 pll 锁 至 一个
内部的 或者 一个 外部 8 khz 框架 脉冲波 信号.
这 mt8941b 提供 改进 jitter 效能
在 这 mt8940. 这 二 设备 也 有 一些
函数的 differences, 这个 是 列表 在 这 部分
在 “differences 在 mt8941b 和 mt8940”.
订货 信息
MT8941BE 24 管脚 塑料 插件 (600 mil)
MT8941BP 28 管脚 plcc
-40
°
c 至 +85
°
C
图示 1 - 函数的 块 图解
F0i
C12i
MS0
MS1
MS2
MS3
C8Kb
C16i
Ai
Bi
Yo V
DD
V
SS
RST
CVb
CV
ENCV
F0b
C4b
C4o
ENC4o
C2o
C2o
ENC2o
2:1 mux
能变的
时钟
控制
模式
选择
逻辑
dpll #2
输入
选择
时钟
发生器
框架 脉冲波
控制
4.096 mhz
时钟
控制
2.048 mhz
时钟
控制
dpll #1
DS5186 公布 1 六月 1999
MT8941B
先进的 t1/cept 数字的 Trunk PLL
cmos st-总线
家族