sn54lvth540, sn74lvth540
3.3-v abt octal 缓存区/驱动器
和 3-状态 输出
scbs681e – march 1997 – 修订 april 1999
1
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
D
状态-的-这-艺术 先进的 bicmos
技术 (abt) 设计 为 3.3-v
运作 和 低 静态的-电源
消耗
D
I
止
和 电源-向上 3-状态 支持 hot
嵌入
D
总线 支撑 在 数据 输入 排除 这
需要 为 外部 pullup/pulldown
电阻器
D
支持 mixed-模式 信号 运作 (5-v
输入 和 输出 电压 和 3.3-v v
CC
)
D
支持 无秩序的 电池 运作
向下 至 2.7 v
D
典型 v
OLP
(输出 地面 bounce)
< 0.8 v 在 v
CC
= 3.3 v, t
一个
= 25
°
C
D
获得-向上 效能 超过 500 毫安 每
jesd 17
D
静电释放 保护 超过 2000 v 每
mil-标准-883, 方法 3015; 超过 200 v
使用 机器 模型 (c = 200 pf, r = 0)
D
包装 选项 包含 塑料
小-外形 (dw), shrink 小-外形
(db), 和 薄的 shrink 小-外形 (pw)
包装, 陶瓷的 碎片 carriers (fk),
陶瓷的 flat (w) 包装, 和 陶瓷的 (j)
DIPs
描述
这些 octal 缓存区/驱动器 是 设计 specifically 为 低-电压 (3.3-v) v
CC
运作, 但是 和 这
能力 至 提供 一个 ttl 接口 至 一个 5-v 系统 环境.
这 ’lvth540 设备 是 完美的 为 驱动 总线 线条 或者 缓存区 记忆 地址 寄存器. 这些 设备 特性
输入 和 输出 在 opposite sides 的 这 包装 那 facilitate 打印 电路 板 布局.
这 3-状态 控制 门 是 一个 2-输入 和 门 和 起作用的-低 输入 所以 那 如果 也 输出-使能 (oe1
或者 oe2)
输入 是 高, 所有 输出 是 在 这 高-阻抗 状态.
起作用的 总线-支撑 电路系统 是 提供 至 支撑 unused 或者 floating 数据 输入 在 一个 有效的 逻辑 水平的.
当 v
CC
是 在 0 和 1.5 v, 这 设备 是 在 这 高-阻抗 状态 在 电源 向上 或者 电源 向下.
不管怎样, 至 确保 这 高-阻抗 状态 在之上 1.5 v, oe
应当 是 系 至 v
CC
通过 一个 pullup 电阻;
这 最小 值 的 这 电阻 是 决定 用 这 电流-sinking 能力 的 这 驱动器.
这些 设备 是 全部地 指定 为 hot-嵌入 产品 使用 i
止
和 电源-向上 3-状态. 这 i
止
电路系统
使不能运转 这 输出, 阻止 损害的 电流 backflow 通过 这 设备 当 它们 是 powered 向下.
这 电源-向上 3-状态 电路系统 places 这 输出 在 这 高-阻抗 状态 在 电源 向上 和 电源 向下,
这个 阻止 驱动器 conflict.
版权
1999, 德州 器械 组成公司的
除非 否则 指出 这个 文档 包含 生产
数据 信息 电流 作 的 发行 日期. 产品 遵从 至
规格 每 这 条款 的 德州 器械 标准 保用单.
生产 处理 做 不 必然地 包含 测试 的 所有
参数.
请 是 知道 那 一个 重要的 注意 涉及 有效性, 标准 保用单, 和 使用 在 核心的 产品 的
德州 器械 半导体 产品 和 免责声明 附之 呈现 在 这 终止 的 这个 数据 薄板.
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
OE1
A1
A2
A3
A4
A5
A6
A7
A8
地
V
CC
OE2
Y1
Y2
Y3
Y4
Y5
Y6
Y7
Y8
SN54LVTH540 ...j 或者 w pACKAGE
SN74LVTH540 . . . db, dw, 或者 pw 包装
(顶 视图)
3212019
910111213
4
5
6
7
8
18
17
16
15
14
Y1
Y2
Y3
Y4
Y5
A3
A4
A5
A6
A7
SN54LVTH540 . . . fk 包装
(顶 视图)
A2
A1
OE1
Y7
Y6 OE2
A8
地
Y8
V
CC
: 点此下载
