1
XC4000E
逻辑 cell 排列 家族
产品 预告(展)
设备 XC4003E XC4005E XC4006E XC4008E XC4010E XC4013E XC4020E XC4025E
appr. 门 计数 3,000 5,000 6,000 8,000 10,000 13,000 20,000 25,000
clb 矩阵变换 10 x 10 14 x 14 16 x 16 18 x 18 20 x 20 24 x 24 28 x 28 32 x 32
号码 的 clbs 100 196 256 324 400 576 784 1,024
号码 的 flip-flops 360 616 768 936 1,120 1,536 2,016 2,560
最大值 decode 输入 (每 一侧) 30 42 48 54 60 72 84 96
最大值 内存 位 3,200 6,272 8,192 10,368 12,800 18,432 25,088 32,768
号码 的 iobs 80 112 128 144 160 192 224 256
表格 1. 这 xc4000e 家族 的 地方-可编程序的 门 arrays
描述
这 xc4000e 家族 的 地方-可编程序的 门 arrays
(fpgas) 提供 这 益处 的 custom cmos vlsi,
当 avoiding 这 最初的 费用, 时间 延迟, 和 固有的 风险
的 一个 常规的 masked 门 排列.
这 xc4000e 家族 提供 一个 regular, 有伸缩性的, pro-
grammable architecture 的 configurable 逻辑 blocks
(clbs), interconnected 用 一个 powerful hierarchy 的 对抗-
tile routing resources, 和 surrounded 用 一个 perimeter 的
可编程序的 输入/输出 blocks (iobs).
xc4000e 设备 有 generous routing resources 至
accommodate 这 大多数 complex interconnect patterns.
它们 是 customized 用 加载 配置 数据 在
这 内部的 记忆 cells. 这 fpga 能 也 actively
读 它的 配置 数据 输出 的 外部 串行 或者 字节-
并行的 prom (主控 模式), 或者 这 配置 数据
能 是 写 在 这 fpga (从动装置 和 附带的
模式).
这 xc4000e 家族 是 supported 用 powerful 和 sophis-
ticated 软件, covering 每 aspect 的 设计: 从
图式 entry, 至 simulation, 至 自动 块 放置-
ment 和 routing 的 interconnects, 和 最终 这 creation
的 这 配置 位 stream.
fpgas 是 完美的 为 shortening 这 设计 和 开发-
ment 循环, 但是 它们 也 提供 一个 费用-有效的 解决方案 为
生产 比率 好 在之外 1,000 系统 每 month.
这 xc4000e 家族 是 一个 superset 的 这 popular xc4000
家族. 为 一个 详细地 描述 的 这 设备 architec-
ture, 配置 方法, 管脚 符合实际, 包装
管脚-outs 和 维度, 看 这 xilinx 可编程序的
逻辑 数据 书.
这 下列的 页 describes 这 新 特性 的 这
xc4000e 家族 和 列表 电的 和 定时 参数.
特性
• 第三 一代 地方-可编程序的 门 arrays
– 在-碎片 过激-快 内存 和 同步的 写 选项
– 双-端口 内存 选项
– 全部地 pci 一致的
– abundant flip-flops
– 有伸缩性的 函数 发生器
– 专心致志的 高-速 carry-传播 电路
– 宽 边缘 decoders (四 每 边缘)
– hierarchy 的 interconnect 线条
– 内部的 3-状态 总线 能力
– 8 global 低-skew 时钟 或者 信号 分发 网络
• 有伸缩性的 排列 architecture
– 可编程序的 逻辑 blocks 和 i/o blocks
– 可编程序的 interconnects 和 宽 decoders
• sub-micron cmos 处理
– 高-速 逻辑 和 interconnect
– 低 电源 消耗量
• 系统-朝向 特性
– ieee 1149.1-兼容 boundary-scan 逻辑 支持
– 可编程序的 输出 回转 比率 (2 模式)
– 可编程序的 输入 拉-向上 或者 拉-向下 电阻器
– 12-毫安 下沉 电流 每 输出
– 24-毫安 下沉 电流 每 输出 一双
• 配置 用 加载 二进制的 文件
– unlimited reprogrammability
– 六 程序编制 模式
• xact 开发 系统 runs 在 ’386/’486/
pentium-类型 pc, apollo, sun-4, 和 hewlett-packard
700 序列
– 接口 至 popular 设计 环境 像
viewlogic, mentor graphics 和 orcad
– 全部地 自动 partitioning, placement 和 routing
– interactive 设计 editor 为 设计 optimization
– 288 macros, 34 hard macros, 内存/只读存储器 compiler
: 点此下载
