© 2001 xilinx, 公司 全部 权利 保留. 全部 xilinx 商标, 已注册 商标, patents, 和 免责声明 是 作为 已列出 一个t
http://www.xilinx.com/法律.htm
.
全部 其他 商标 和 已注册 商标 是 这 适当的ty 的 他们的 各自 业主. 全部 规格 是 主题 至 change 无 通知.
ds031-1 (v1.7) october 2, 2001
www.xilinx.com
模块 1 的 4
预付款 产品 规格
1-800-255-7778 1
摘要 的 virtex
®
-二 特点
• 行业 第一 站台 fpga 解决方案
• ip-immersion™ 体系结构
- 密度 从 40k 至 8m 系统 盖茨
- 420 mhz 内部 时钟 速度 (预付款 数据)
- 840+ mb/s 我/o (预付款 数据)
• selectram™ 记忆 层次结构
- 3 mb 的 真 双-port™ ram 入点 18-kbit 块
selectram 资源
- 向上 至 1.5 mb 的 分布式 selectram
资源
- 高性能 接口 至 外部 记忆
·
ddr-sdram 接口
·
fcram 接口
·
QDR
™
-sram 接口
·
西格玛 ram 接口
•
算术 功能
- 专用 18-有点 x 18-有点 乘数 块
- 快 看-前方 进位 逻辑 链条
•
灵活 逻辑 资源
- 向上 至 93,184 内部 寄存器 / 锁扣 与 时钟
启用
- 向上 至 93,184 查找 表格 (luts) 或 可级联
16-有点 轮班 寄存器
- 宽 多路复用器 和 宽输入 功能 支持
- 水平 级联 链条 和 产品总和
支持
- 内部 3-州 bussing
•
高性能 时钟 管理 电路
- 向上 至 12 dcm (数字 时钟 经理) 模块
·
精确 时钟 de-偏斜
·
灵活 频率 合成
·
高分辨率 相位 换档
- 16 全球 时钟 多路复用器 缓冲区
•
活动 互连
™
技术
- 第四 世代 分段 路由 结构
- 可预测, 快 路由 延迟, 独立 的
扇出
•
选择/o-超
™
技术
- 向上 至 1,108 用户 我/操作系统
- 19 单端 标准 和 六个 差速器
标准
- 可编程 水槽 电流 (2 ma 至 24 ma) 按 我/o
- 数字 受控 阻抗 (dci) 我/o: 片上
终止 电阻 用于 单端 我/o 标准
- pci-x @ 133 mhz, pci @ 66 mhz 和 33 mhz
合规性, 和 cardbus 符合
- 差速器 信令
·
840 mb/s 低电压 差速器 信令 我/o
(lvds) 与 电流 模式 驱动程序
·
总线 lvds 我/o
·
闪电 数据 运输 (ldt) 我/o 与 电流
驾驶员 缓冲区
·
低电压 正 发射极耦合 逻辑
(lvpecl) 我/o
·
内置 ddr 输入 和 输出 寄存器
- 专有 高性能 selectlink
™
技术
·
高带宽 数据 路径
·
双 数据 费率 (ddr) 链接
·
web-基于 hdl 世代 方法论
•
支持 由 xilinx foundation
™
和 alliance
™
系列 发展 系统
- 综合 vhdl 和 verilog 设计 流量
- 汇编 的 10m 系统 盖茨 设计
- 互联网 team 设计 (itd) 工具
•
sram-基于 在系统内 配置
-快 selectmap
™
配置
- 三倍 数据 加密 标准 (des) 安全
选项 (比特流 加密)
- ieee1532 支持
- 部分 重新配置
- 无限 re-可编程性
- 回读 能力
•
0.15 µm 8-图层 金属 流程 与 0.12 µm
高速 晶体管
•
1.5 v (v
CCINT
) 核心 电源 供应, 专用 3.3 v
v
CCAUX
辅助 和 v
CCO
我/o 电源 供应品
•
ieee 1149.1 兼容 边界扫描 逻辑 支持
•
倒装芯片 和 电线-债券 球 网格 阵列 (bga)
软件包 入点 三个 标准 好 pitches (0.80mm,
1.00mm, 和 1.27mm)
•
100% 工厂 已测试
0
virtex-二 1.5v
字段-可编程 闸门 阵列
ds031-1 (v1.7) october 2, 2001
00
预付款 产品 规格
右
: 点此下载
