柏树 半导体 公司
• 3901 北 第一 街道 • San Jose • ca 95134 • 408-943-2600
march 25, 1997 – 修订 july 29, 1997
cy2305 和 cy2309 作为 pci 和 sdram 缓冲区
导言 至 柏树 零 延迟 缓冲区
什么 是 一个 零 延迟 缓冲区?
一个 零 延迟 缓冲区 是 一个 设备 那 可以 风扇 出点 1 时钟 信号
进入 多个 时钟 信号 与 零 延迟 和 很 低 偏斜
之间 这 产出. 这个 设备 是 井 适合 作为 一个 缓冲区 用于
pci 或 sdram 到期 至 其 零 输入 至 输出 延迟 和 很
低 输出 至 输出 偏斜.
一个 简化 图表 的 这 cy2308 零 延迟 缓冲区 是 显示
入点
图 1
. 这 cy2308 是 已建成 使用 一个 pll 那 用途 一个 参考-
埃伦斯 输入 和 一个 反馈 输入. 这 反馈 回路 是
已关闭 由 驾驶 这 反馈 输入 (fbk) 从 一个 的 这
产出. 这 相位 检测器 入点 这 pll 调整 这 输出
频率 的 这 vco 所以 那 这 两个 输入 有 否 相位
差异. 自 一个 输出 是 一个 的 这 输入 至 这 pll,
零 相位 差异 是 维护 从 参考 至 这 输出
驾驶 fbk. 现在 如果 全部 产出 是 统一 已加载, 零
相位 差异 将 是 维护 从 参考 至 全部 产出.
这个 是 一个 简单 零 延迟 缓冲区. 介绍 附加 de-
恶习 (e?.g., 分隔器) 之间 这 输出 和 fbk 可以 给
上升 至 一些 创新 应用程序 用于 这 pll, 和 用于 毛皮-
ther 信息 开启 这些 参考 至 这 柏树 应用程序
备注
“cy2308 零 延迟 buffer”
. 自 许多 缓冲 ap-
并发症 需要 仅 一个 简单 闭包 的 这 反馈 回路,
柏树 有 设计 零 延迟 缓冲区 与 内部 饲料-
背面 循环: 这 cy2305 和 cy2309.
什么 是 这 cy2305 和 cy2309?
柏树 有 设计 零 延迟 缓冲区 尤其是 适合 用于
使用 与 pci 或 sdram 缓冲. 这 cy2305 和 cy2309
有 被 设计 与 这 反馈 路径 综合 用于
更简单 系统 设计. 一个 简化 块 图表 的 这
cy2309 零 延迟 缓冲区 是 显示
图 2
. 这个 零 延迟
缓冲区 用途 一个 输入/输出 衬垫 开启 clkout 所以 那 这 饲料-
背面 信号 可以 是 感应到 直接 从 这 输出 本身.
驱动器 能力
这 cy2305 和 cy2309 有 高 驱动器 产出 设计
至 满足 这 电子元件工业联合会 sdram 规格 的 30 pf 容量-
付款 开启 每个 dimm 时钟 输入.
自 这 典型 cmos 输入 是 7 pf 和 这 cy2305/09 是
设计 至 驱动器 向上 至 30 pf; 这个 手段 那 向上 至 4 cmos
输入 可以 是 驱动 从 一个 单独 输出 的 一个 cy2305/09.
然而 这 输出 正在加载 开启 这 cy2305/09 必须 是 相等
开启 全部 产出 至 维护 零 延迟 从 这 输入.
电源 向下
这 cy2305 和 cy2309 有 一个 独一无二 掉电 模式:
如果 这 输入 参考 是 已停止, 这 零件 自动 进入
一个 停机 州, 正在关闭 向下 这 pll 和 三个-说明 这
产出. 当 这 零件 是 入点 停机 模式 它 绘制 较少 比
50
µ
一个, 和 可以 来 出点 的 停机 模式 与 这 pll
已锁定 入点 较少 比 1 ms. 这个 电源 向下 模式 可以 也 是
已输入 由 三个-说明 这 输入 参考 驾驶员 和 允许-
ing 这 内部 下拉 至 拉 这 输入 低 (这 输入
是否 不 有 至 走 低, 它 仅 有 至 停止).
5 电压 至 3.3 电压 水平 换档
这 cy2305 和 cy2309 可以 act 作为 一个 5-电压 至 3.3-电压 水平
换档器. 这 参考 输入 衬垫 是 5-电压 信号-兼容.
自 许多 系统 组件 仍然 操作 在 5 伏特, 这个
功能 提供 这 能力 至 生成 多个 3.3-电压
时钟 从 一个 单独 5-电压 参考 时钟. 这个 5-电压 信号-
nal-兼容性 是 仅 可用 开启 这 参考 衬垫; 这
其他 输入 衬垫 开启 这 cy2309 是 不 5-电压 兼容.
图 1. 简化 块 图表 的 cy2308
VCO
参考
CLKA1
CLKA2
CLKA3
CLKA4
FBK
回路
过滤器
相位
检测器
PLL
mux
选择 输入
解码
S2
S1
CLKB1
CLKB2
CLKB3
CLKB4
图 2. 简化 块 图表 的 cy2309
VCO
参考
CLKA1
CLKA2
CLKA3
CLKA4
CLKOUT
回路
过滤器
相位
检测器
PLL
mux
选择 输入
解码
S2
S1
CLKB1
CLKB2
CLKB3
CLKB4