半导体 组件 行业, llc, 2000
april, 2000 – rev. 2
1
出版物 订单 号码:
mc74vhc125/d
MC74VHC125
四边形 总线 缓冲区
与 3–state 控制 输入
这 mc74vhc125 是 一个 高 速度 cmos 四边形 总线 缓冲区
预制 与 硅 闸门 cmos 技术. 它 达到 高 速度
操作 类似 至 等效 双极性 肖特基 ttl 同时
维护 cmos 低 电源 耗散.
这 mc74vhc125 需要 这 3–state 控制 输入 (oe
) 至 是 设置
高 至 地点 这 输出 进入 这 高 阻抗 州.
这 内部 电路 是 组成 的 三个 阶段, 包括 一个 缓冲区
输出 哪个 提供 高 噪声 免疫 和 稳定 输出. 这
输入 容忍 电压 向上 至 7v, 允许 这 接口 的 5v 系统
至 3v 系统.
•
高 速度: t
pd
= 3.8ns (典型值) 在 v
抄送
= 5v
•
低 电源 耗散: 我
抄送
= 4
µ
一个 (最大值) 在 t
一个
= 25
°
c
•
高 噪声 免疫: v
NIH
= v
NIL
= 28% v
抄送
•
电源 向下 保护 提供 开启 输入
•
平衡式 传播 延误
•
设计 用于 2v 至 5.5v 操作 范围
•
低 噪声: v
olp
= 0.8v (最大值)
•
管脚 和 功能 兼容 与 其他 标准 逻辑 家庭
•
latchup 业绩 超过 300ma
•
esd 业绩: hbm > 2000v; 机器 型号 > 200v
•
芯片 复杂性: 72 fets 或 18 等效 盖茨
逻辑 图表
低电平有效 输出 启用
Y1
Y2
Y4
3
6
8
11
13
12
10
9
4
5
1
2
A1
OE1
A2
OE2
A3
OE3
A4
OE4
Y3
功能 表
VHC125
输入 输出
AOE
y
HL h
ll l
XH z
14–lead soic
d 后缀
案例 751a
http://onsemi.com
14–lead tssop
dt 后缀
案例 948g
管脚 连接 和
标记 图表
(顶部 查看)
设备 包装 装运
订购 信息
MC74VHC125D SOIC 55 单位/轨道
MC74VHC125DT TSSOP
96 单位/轨道
14–lead soic eiaj
m 后缀
案例 965
MC74VHC125M soic eiaj
50 单位/轨道
用于 详细 包装 标记 信息, 请参见 这 标记
图表 截面 开启 第页 5 的 这个 数据 工作表.
11
12
13
14
8
9
105
4
3
2
1
7
6
OE3
Y4
A4
OE4
v
抄送
Y3
A3
OE2
Y1
A1
OE1
地
Y2
A2
: 点此下载
