12月 10, 1997 (版本 1.1) 5-1
特点
• 片上 地址 计数器, 递增 由 每个 上升
边缘 开启 这 时钟 输入
• 简单 接口 至 这 fpga; 需要 仅 一个 用户
我/o 管脚
• 可级联 用于 存储 更长 或 多个 比特流
• 可编程 重置 极性 (活动 高 或 活动 低)
用于 兼容性 与 不同的 fpga 解决方案
• 支架 xc4000ex/xl 快 配置 模式 (15.0
mhz)
• 低功耗 cmos 浮动 闸门 流程
• 可用 入点 5 v 和 3.3 v 版本
• 可用 入点 紧凑型 塑料 软件包: 8-管脚 pdip,
20-管脚 soic, 和 20-管脚 plcc.
• 编程 支持 由 领先 程序员
制造商.
• 设计 支持 使用 这 xilinx alliance 和
foundation 系列 软件 软件包.
描述
这 xc1701l, xc1701 和 xc17512l 串行 配置
proms (scps) 提供 一个 容易-至-使用, 成本效益
方法 用于 存储 xilinx fpga 配置 比特流.
当 这 fpga 是 入点 主人 串行 模式, 它 生成 一个
配置 时钟 那 驱动器 这 scp. 一个 短 访问权限 时间
之后 这 上升 时钟 边缘, 数据 出现 开启 这 scp 数据
输出 管脚 那 是 已连接 至 这 fpga din 管脚. 这
fpga 生成 这 适当的 号码 的 时钟 脉冲 至
完成 这 配置. 一次 确认, 它 禁用 这
scp. 当 这 fpga 是 入点 奴隶 模式, 这 scp 和 这
fpga 必须 两者都有 是 时钟 由 一个 传入 信号.
多个 设备 可以 是 连接 由 使用 这 CEO
输出 至 驱动器 这 ce 输入 的 这 以下内容 设备. 这
时钟 输入 和 这 数据 产出 的 全部 scps 入点 这个 链条
是 互联互通. 全部 设备 是 兼容 和 可以 是
级联 与 其他 成员 的 这 家庭.
用于 设备 编程, 要么 这 xilinx alliance 或 foun-
检测 系列 发展 系统 编译 这 fpga
设计 file 进入 一个 标准 十六进制 格式, 哪个 是 然后 trans-
费雷德 至 这 程序员.
0
XC1701L
(3.3v),
XC1701
(5.0v) 和
XC17512L
(3.3v)
串行 配置 proms
12月 10, 1997 (版本 1.1)
05*
产品 规格
图 1: 简单 块 图表 (是否 不 显示 编程 电路)
非易失存储器
细胞
矩阵
地址 计数器
ce
重置/
oe 或
oe/
重置
数据
CEO
oe
输出
clk
v
抄送
v
pp
地
X3185
tc
: 点此下载
