16-位 注册 transceivers
CY74FCT16652T
CY74FCT162652T
数据 薄板 acquired 从 cypress 半导体 公司.
数据 薄板 modified 至 除去 设备 不 offered.
sccs061 - july 1994 - 修订 march 2000
版权
©
2000, 德州 器械 组成公司的
1CY74FCT162652T
特性
• fct-e 速 在 3.8 ns
• 电源-止 使不能运转 输出 准许 live 嵌入
• 边缘-比率 控制 电路系统 为 significantly 改进
噪音 特性
• 典型 输出 skew < 250 ps
• 静电释放 > 2000v
• tssop (19.6-mil 程度) 和 ssop (25-mil 程度)
包装
• 工业的 温度 范围 的
−
40˚c 至 +85˚c
•V
CC
= 5v
±
10%
cy74fct16652t 特性:
• 64 毫安 下沉 电流, 32 毫安 源 电流
• 典型 v
OLP
(地面 bounce) <1.0v 在 v
CC
= 5v,
T
一个
= 25˚c
cy74fct162652t 特性:
• 保持平衡 24 毫安 输出 驱动器
• 减少 系统 切换 噪音
• 典型 v
OLP
(地面 bounce) <0.6v 在 v
CC
= 5v,
T
一个
= 25˚c
函数的 描述
这些 16-位, 高-速, 低-电源, 注册 transceivers
那 是 有组织的 作 二 独立 8-位 总线 transceivers
和 三-状态 d-类型 寄存器 和 控制 电路系统 arranged
为 多路复用 传递 的 数据 直接地 从 这 输入 总线
或者 从 这 内部的 存储 寄存器. OEAB 和
OEBA 控制
管脚 是 提供 至 控制 这 transceiver 功能. SAB 和
SBA 控制 管脚 是 提供 至 选择 也 real-时间 或者
贮存 数据 转移.
数据 在 这 一个 或者 B 数据 总线, 或者 两个都, 能 是 贮存 在 这
内部的 D flip-flops 用 低-至-高 transitions 在 这
适合的 时钟 管脚 (clkab 或者 clkba), regardless 的 这
选择 或者 使能 控制 管脚. 当 SAB 和 SBA 是 在 这
real-时间 转移 模式, 它 是 也 可能 至 store 数据 没有
使用 这 内部的 d-类型 flip-flops 用 同时发生地 enabling
OEAB 和
oeba. 在 这个 configuration, 各自 输出 reinforces
它的 输入. 因此, 当 所有 其它 数据 来源 至 这 二 sets 的
总线 线条 是 在 高 阻抗, 各自 设置 的 总线 线条 将
仍然是 在 它的 last 状态. 这 输出 缓存区 是 设计 和 一个
电源-止 使不能运转 特性 那 准许 live 嵌入 的 boards.
这 CY74FCT16652T 是 ideally suited 为 驱动
高-电容 负载 和 低-阻抗 backplanes.
这 CY74FCT162652T 有 24-毫安 保持平衡 输出 驱动器
和 电流-限制的 电阻器 在 这 输出. 这个 减少 这
需要 为 外部 terminating 电阻器 和 提供 为
minimal undershoot 和 减少 地面 bounce. 这
cy74fct162652t 是 完美的 为 驱动 传递 线条.
至 7 其它 途径
1
OEAB
C
D
1
一个
1
1
OEBA
1
CLKBA
1
CLKAB
1
SBA
B REG
C
D
一个
REG
1
B
1
1
SAB
fct16652-1
2
OEAB
2
SAB
2
OEBA
2
CLKBA
2
CLKAB
2
SBA
2
B
1
2
一个
1
C
D
B
REG
C
D
一个
REG
至 7 其它 途径
fct16652-2
逻辑 块 图解