7-780
注意事项: 这些 设备 是 敏感 至 静电 放电; 跟着 适当的 集成电路 搬运 程序.
1-888-intersil 或 321-724-7143 | 版权 © intersil 公司 1999
CD4027BMS
cmos 双 j-k
主从 触发器
引出线
CD4027BMS
顶部 查看
功能 图表
14
15
16
9
13
12
11
10
1
2
3
4
5
7
6
8
Q2
Q2
时钟 2
重置 2
K2
J2
vss
设置 2
VDD
Q1
时钟 1
重置 1
K1
J1
设置 1
Q1
vss
VDD
16
8
重置 2
Q1
RESET1
SET2
Q2
5
Q2
10
11
13
12
7
1
K2
2
Q1
设置 1
9
4
15
14
6
3
J2
CLOCK2
J1
K1
CLOCK1
f/f1
f/f2
特点
• 高 电压 类型 (20v 评级)
• 设置 - 重置 能力
• 静态 触发器 操作 - 保留 州 indefinitely
与 时钟 水平 要么 “high” 或 “low”
• 中 速度 操作 - 16mhz (典型值.) 时钟 切换
费率 在 10v
• 标准化 对称 输出 特性
• 100% 已测试 用于 静态 电流 在 20v
• 最大值 输入 电流 的 1
µ
一个 在 18v 结束 已满
包装-温度 范围;
- 100na 在 18v 和 +25
o
c
• 噪声 边距 (结束 已满 包装 温度 范围):
- 1v 在 vdd = 5v
- 2v 在 vdd = 10v
- 2.5v 在 vdd = 15v
• 5v, 10v 和 15v 参数化 额定值
• 满足 全部 要求 的 电子元件工业联合会 tentative 标准
否. 13b, “standard 特定 用于 描述 的
‘b’ 系列 cmos devices”
应用程序
• 寄存器, 计数器, 控制 电路
描述
cd4027bms 是 一个 单独 单片 芯片 综合 电路 con-
泰宁 两个 相同 互补-对称性 j-k 主人-
奴隶 flip-fl. 每个 flip-flop 有 条款 用于 个人 j, k,
设置 重置, 和 时钟 输入 信号. 缓冲 q 和
q 信号
是 提供 作为 产出. 这个 输入-输出 安排 专业版-
vides 用于 兼容 操作 与 这 intersil cd4013b 双 d
类型 flip-flop.
这 cd4027bms 是 有用的 入点 表演 控制, 注册, 和
切换 功能. 逻辑 级别 目前 在 这 j 和 k 输入
沿 与 内部 自我-转向 控制 这 州 的 每个 flip-
flop; 变更 入点 这 flip-flop 州 是 同步 与 这 位置-
标准-继续 过渡 的 这 时钟 脉冲. 设置 和 重置 功能
是 独立 的 这 时钟 和 是 已启动 当 一个 高 水平
信号 是 目前 在 要么 这 设置 或 重置 输入.
这 cd4027bms 是 提供的 入点 这些 16-铅 大纲 空调组件-
年龄:
braze 密封 倾角 H4T
玻璃料 密封 倾角 H1E
陶瓷 扁平包装 H6W
12月 1992
文件 号码
3302
: 点此下载
