1
数据 薄板 acquired 从 harris 半导体
SCHS174B
特性
• 一般 时钟 和 异步的 主控 重置
• 积极的 边缘 triggering
• 缓冲 输入
• 输出 (在 温度 范围)
- 标准 输出 . . . . . . . . . . . . . . . 10 lsttl 负载
- 总线 驱动器 输出 . . . . . . . . . . . . . 15 lsttl 负载
• 宽 运行 温度 范围 . . . -55
o
c 至 125
o
C
• 保持平衡 传播 延迟 和 转变 时间
• significant 电源 减少 对照的 至 lsttl
逻辑 ics
• hc 类型
- 2v 至 6v 运作
- 高 噪音 免除: n
IL
= 30%, n
IH
= 30% 的 v
CC
在 v
CC
= 5v
• hct 类型
- 4.5v 至 5.5v 运作
- 直接 lsttl 输入 逻辑 兼容性,
V
IL
= 0.8v (最大值), v
IH
= 2v (最小值)
- cmos 输入 兼容性, i
l
≤
1
µ
一个 在 v
OL
, v
OH
描述
这 ’HC273 和 ’HCT273 高 速 octal d-类型 flip-flops
和 一个 直接 clear 输入 是 制造的 和 硅-门
CMOS 技术. 它们 possess 这 低 电源 消耗量
的 标准 cmos 整体的 电路.
信息 在 这 D inputis transferred 至 这 Q 输出 在
这 积极的-going 边缘 的 这 时钟 脉冲波. 所有 第八 flip-flops
是 控制 用 一个 一般 时钟 (cp) 和 一个 一般 重置
(
mr). Resetting 是 accomplished 用 一个 低 电压 水平的
独立 的 这 时钟. 所有 第八 Q 输出 是 重置 至 一个
逻辑 0.
引脚
cd54hc273, cd54hct273
(cerdip)
cd74hc273, cd74hct273
(pdip, soic)
顶 视图
订货 信息
部分 号码 温度 范围 (
o
c) 包装
CD54HC273F3A -55 至 125 20 ld cerdip
CD74HC273E -55 至 125 20 ld pdip
CD74HC273M -55 至 125 20 ld soic
CD74HC273M96 -55 至 125 20 ld soic
CD54HCT273F3A -55 至 125 20 ld cerdip
CD74HCT273E -55 至 125 20 ld pdip
CD74HCT273M -55 至 125 20 ld soic
CD74HCT273M96 -55 至 125 20 ld soic
便条: 当 订货, 使用 这 全部 部分 号码. 这 suffix 96
denotes 录音带 和 卷轴.
11
12
13
14
15
16
17
18
20
19
10
9
8
7
6
5
4
3
2
1
MR
Q0
D0
D1
Q1
Q2
D3
D2
Q3
地
V
CC
D7
D6
Q6
Q7
Q5
D5
D4
Q4
CP
二月 1998 - 修订 将 2003
提醒: 这些 设备 是 敏感的 至 静电的 释放. 用户 应当 follow 恰当的 ic 处理 程序.
版权
©
2003, 德州 器械 组成公司的
cd54hc273, cd74hc273,
cd54hct273, cd74hct273
高-速 cmos 逻辑
octal d-类型 flip-flop 和 重置
[ /标题
(cd74
HC273
,
CD74
HCT27
3)
/sub-
ject
(高
速
CMOS
逻辑
Octal
d-
类型
flip-
: 点此下载
