通用 单芯片 时钟 解决方案
用于 通过 p4m266/km266 ddr 系统
CY28347
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose
,
ca 95134 • 408-943-2600
文件 #: 38-07352 rev. *c 修订 12月 26, 2002
特点
• 支架 通过 p4m266/km266 chipsets
• 支架 pentium
®
4, athlon
处理器
•
支架 两个 ddr dimms
•
提供
—
两个 不同的 可编程 cpu 时钟 对
—
六个 差速器 ddr sdram 对
—
两个 低-偏斜/低-抖动 agp 时钟
—
六个 低-偏斜/低-抖动 pci 时钟
—
一个 48m 输出 用于 usb
—
一个 可编程 24m 或 48m 用于 sio
•
拨号盘-一个-频率
和 拨号盘-一个-db
特点
•
传播 光谱 用于 最好 电磁 干扰
(emi) 减少
•
smbus-兼容 用于 可编程性
•
56-管脚 ssop 和 tssop 软件包
备注:
1. 针脚 已标记 与 [*] 有 内部 上拉 电阻. 针脚 已标记 与 [**] 有 内部 下拉 电阻.
表 1. 频率 选择 表
fs(3:0) CPU AGP PCI
0000 66.80 66.80 33.40
0001 100.20 66.80 33.40
0010 120.00 60.00 30.00
0011 133.33 66.67 33.33
0100 72.00 72.00 36.00
0101 105.00 70.00 35.00
0110 160.00 64.00 32.00
0111 140.00 70.00 35.00
1000 77.00 77.00 38.50
1001 110.00 73.33 36.67
1010 180.00 60.00 30.00
1011 150.00 60.00 30.00
1100 90.00 60.00 30.00
1101 100.00 66.67 33.33
1110 200.00 66.67 33.33
1111 133.33 66.67 33.33
块 图表
管脚 配置
[1]
VSSR
*fs0/ref0
新
XOUT
VDDAGP
*mode/agp0
*selp4_k7#/agp1
VSSAGP
*pci_stp#
PCI1
*multsel/pci2
VSSPCI
PCI3
PCI4
VDDPCI
PCI5
*cpu_stp#
VSS48M
**fs3/48m
**fs2/24_48m
VDD48M
VDD
vss
IREF
*PD#
SCLK
SDATA
**fs1/pci_f
VDDR
vttpwrgd#/ref1
VSSC
cput/cpuod_t
cpuc/cpuod_c
VDDC
VDDI
cpucs_t
cpucs_c
FBOUT
buf_入点
DDRT0
DDRC0
DDRT1
DDRC1
VDDD
VSSD
DDRT2
DDRC2
DDRT3
DDRC3
VDDD
VSSD
DDRT4
DDRC4
DDRT5
DDRC5
VSSI
CY28347
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
1
2
3
4
5
6
7
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
PLL1
S2D
转换
SMBus
cpucs_t
VDDC
VDDI
cput/cpu0d_t
selp4_k7#
pci(3:5)
pci_f
FS1
参考(0:1)
VDDR
FS0
48M
24_48m
FBOUT
ddrt(0:5)
SCLK
SDATA
PD#
agp(0:1)
VDDAGP
VDD48M
VDDD
XTAL
XOUT
新
FS2
PCI2
PCI1
VDDPCI
PLL2
/ 2
buf_入点
REF0
FS3
MULTSEL
selsdr_ddr#
ddrc(0:5)
cpu_stp#
PCI_stp#
cpucs_c
cpuc/cpu0d_c
: 点此下载
