20-输出, 200-mhz 零 延迟 缓冲区
cy23020-1
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose • ca 95134 • 408-943-2600
文件 #: 38-07120 rev. *b 修订 十一月 5, 2002
特点
• 335 ps 最大值 合计 计时 budget™ (ttb)™ 窗口
• 2.5v 或 3.3v 产出
• 20 lvcmos 产出
• 50 mhz 至 200 mhz 输出 频率
• 50 mhz 至 200 mhz 输入 频率
• 综合 锁相 回路 (pll) 与 锁 指示器
• 传播 aware™—designed 至 工作 与 ssftg
参考 信号
• 3.3v 核心 电源 供应
• 可用 入点 48-管脚 tssop 和 qfn 软件包
描述
这 cy23020-1-1 是 一个 高性能 200-mhz pll-基于
零 延迟 缓冲区 设计 用于 高速 时钟 分布
应用程序. 这 设备 特点 一个 保证 ttb 窗口
指定 全部 发生次数 的 输出 时钟 与 尊重 至 这
输入 参考 时钟 跨越 变化 入点 输出 频率,
供应 电压, 操作 温度, 输入 边缘 费率, 和
流程.
这 cy23020-1 产出 是 三态 当 s1 = s2 = 0 用于
减少 电源. 当 s1 = 1 和 s2 = 0 这 pll 是 旁路
和 这 cy23020-1 功能 作为 一个 扇出 缓冲区.
块 图表
管脚 配置
Q2
PLL
Q17
Q18
Q19
FBOUT
FBIN
参考
VDDC
GNDC
参考
–
REF+
VDD
Q19
Q18
地
Q17
Q16
VDD
Q15
48
47
46
45
44
43
42
41
40
39
38
37
锁
nc
FBIN
–
FBIN+
VDD
FBOUT
Q1
地
Q2
Q3
VDD
Q4
1
2
3
4
5
6
7
8
9
10
11
12
cy23020-1
Q14
地
Q13
Q12
VDD
Q11
Q10
地
GNDC
VDDC
C1
地
36
35
34
33
32
31
30
29
28
27
26
25
Q5
地
Q6
Q7
VDD
Q8
Q9
地
S2
S1
mul
范围
13
14
15
16
17
18
19
20
21
22
23
24
已锁定
div
输出
控制
逻辑
s1:2
范围
mul
Q1
C1C1C1
C1
48-管脚 tssop
48-管脚 qfn
48 47 46
45 44 43
42 41 40
39
38
37
13 14 15
16 17 18
19 20
21
22
23
24
1
2
3
4
5
6
7
8
9
10
11
12
36
35
34
33
32
31
30
29
28
27
26
25
f
B
o
U
t
+
v
d
d
f
B
我
n
+
f
B
我
n
-
n
c
l
o
c
k
v
d
d
c
v
s
s
c
右
e?
f
-
右
e?
f
+
v
d
d
q
1
9
q
9
v
s
s
s
2
s
1
m
U
l
右
一个
n
g
e?
g
n
d
c
1
v
d
d
c
v
s
s
c
v
s
s
q
1
0
Q1
vss
Q2
Q3
VDD
Q4
Q5
vss
Q6
Q7
VDD
Q8
Q18
vss
Q17
Q16
VDD
Q15
Q14
vss
Q13
Q12
VDD
Q11
: 点此下载
