18 输出, 3.3v sdram 缓冲区 fo右
台式机 pcs 与 4 dimms
CY2318ANZ
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose
,
ca 95134 • 408-943-2600
文件 #: 38-07181 rev. *b 修订 january 19, 2005
特点
• 一个 输入 至 18 output 缓冲区/驾驶员
• 支架 向上 至 四 sdram dimms
• 两个 附加 产出 用于 反馈
• 串行 接口 用于 个人 输出 控制
• 150ps 典型 输出-输出 偏斜
• 向上 至 100 mhz 操作
• 专用 oe 管脚 用于 测试
• 节省空间 48-管脚 ssop 包装
• 3.3v 操作
功能 描述
这 cy2318anz 是 一个 3.3v 缓冲区 设计 至 分发
高速 时钟 入点 pc 应用程序离子. 这 零件 有 18 产出,
16 的 哪个 可以 是 已使用 至 驱动器 向上 至 四 sdram dimms,
和 这 剩余 可以 是 已使用 用于 外部 反馈 至 一个 pll.
这 设备 操作 在 3.3v和 产出 可以 运行 向上 至 100
mhz, 因此 制作 它 一氧化碳mpatible 与 pentium 二
®
处理器.
这 cy2318anz 可以 是 已使用 入点 连接词 与 这 cy2280,
cy2281, cy2282 或 类似 时钟 合成器 用于 一个 完成
pentium 二 主板 解决方案.
这 cy2318anz 也 包括 一个 串行 接口 哪个 可以
启用 或 禁用 每个 输出 时钟. 开启 电源-向上, 全部 输出
时钟 是 已启用 (内部 拉 向上). 一个 分开 输出
启用 管脚 便利 测试 开启 吃了.
块 图表
串行 接口
buf_入点
SDATA
SCLOCK
SDRAM0
SDRAM1
SDRAM2
SDRAM3
SDRAM4
SDRAM5
SDRAM6
SDRAM7
1
2
3
4
nc
nc
v
dd
SDRAM15
SDRAM14
v
ss
v
dd
SDRAM13
SSOP
顶部 查看
管脚 配置
解码
8
5
6
7
12
9
10
11
13
14
15
16
20
17
18
19
24
21
22
23
48
47
46
45
41
44
43
42
37
40
39
38
36
35
34
33
29
32
31
30
25
28
27
26
SDRAM12
v
ss
oe
v
dd
SDRAM11
SDRAM10
v
ss
v
dd
SDRAM9
SDRAM8
v
ss
v
dd
SDRAM17
v
ss
v
SSIIC
SCLOCK
nc
nc
v
dd
SDRAM0
SDRAM1
v
ss
v
dd
SDRAM2
v
ss
buf_入点
v
dd
SDRAM4
SDRAM5
v
ss
v
dd
SDRAM6
SDRAM7
v
ss
v
dd
SDRAM16
v
ss
v
DDIIC
SDATA
SDRAM3
SDRAM8
SDRAM9
SDRAM10
SDRAM11
SDRAM12
SDRAM13
SDRAM14
SDRAM15
SDRAM16
SDRAM17
oe
: 点此下载
