初步
MediaClock™
图形 时钟 发电机
cy24141-3
柏树 半导体 公司
•
3901 北 第一 街道
•
San Jose
•
ca 95134
•
408-943-2600
文件 #: 38-07324 rev. ** 修订 april 4, 2002
特点 好处
• 综合 锁相 回路 (pll)
高性能 pll 量身定制 用于 多媒体 应用程序
• 低-抖动, 高精度 输出
满足 关键 计时 要求 入点 复杂 系统 设计
• 3.3v 操作 与 2.5v/1.68v 输出
启用 应用程序 兼容性
• 超-线性 水晶 电容器
确保 0ppm 准确度
零件 号码 产出 输入 频率 范围 输出 频率
cy24141-3 2 18.432 mhz 18.432 mhz, 53.94605395 mhz/54 mhz (selectable)
逻辑 块 图表
新
XOUT
clk_b (可选择)
输出
分隔器
PLL
osc
q
p
VCO
VDDL
AVSS
Φ
AVDD VSSL
fs
VDD vss
clk_一个 18.432 mhz
16-管脚 tssop
cy24141zc-3
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
vss
VSSL
n/c
n/c
新
XOUT
VDD
fs
AVSS
clk_b
n/c
clk_一个
n/c
AVDD
VDDL
n/c
管脚 配置
cy24141 频率 选择 表
频率 选择 ppm clk_b 单位
1
–
1.000073 53.94605395 MHz
0054MHz
: 点此下载
