初步
133-mhz 传播 光谱 时钟 合成器 与
差速器 cpu 产出
cy28322-2
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose • ca 95134 • 408-943-2600
文件 #: 38-07145 rev. *b 修订 12月 14, 2002
特点 好处
• 符合 与 英特尔
ck-titan 和 ck-408 时钟
合成器/驾驶员 规格
支架 下一个 世代 pentium
处理器 使用
差速器 时钟 驱动程序
• 多个 输出 时钟 在 不同的 频率
— 两个 对 的 差速器 cpu 产出, 向上 至 200 MHz
— 九 同步 pci 时钟, 三个 自由运行
— 六个 3v66 时钟
— 两个 48-mhz 时钟
— 一个 参考 时钟 在 14.318 mhz
— 一个 vch 时钟
主板 时钟 发电机
—
支持 多个 cpus 和 一个 芯片组
—
支持 用于 pci 插槽 和 芯片组
—
支架 agp, drcg 参考, 和 轮毂 链接
—
支架 usb 主机 和 图形 控制器
—
支架 isa 插槽 和 我/o 芯片
•
传播 光谱 时钟 (向下 传播)
启用 减少 的 emi 和 总体 系统 成本
•
掉电 特点 (pci_stop#, cpu_stop#
pwr_dwn#)
启用 acpi-符合 设计
•
两个 选择 输入 (模式 选择 &放大器; 集成电路 频率 选择)
支架 向上 至 四 cpu 时钟 频率
•
48-管脚 tssop 包装
广泛 可用, 标准 包装 启用 下部 成本
逻辑 块 图表
TSSOP
顶部 查看
1
2
3
4
5
6
7
8
9
10
11
12
25
28
27
xtal_入点
26
13
14
15
16
17
18
19
20
21
22
23
24
37
36
35
34
33
29
30
31
32
40
39
38
xtal_出点
地_参考
pci_f0
41
44
43
42
45
48
47
46
PCI2
66buff0/3v66_2
地_核心
SCLK
地_48 mhz
CPU2
cpu_stop#
地_pci
vdd_3v66
66in/3v66_5
3v66_0
USB
CPU#1
vdd_参考
pci_f1
pci_f2
PCI0
PCI1
vdd_pci
PCI3
PCI4
PCI5
地_3v66
66buff1/3v66_3
66buff2/3v66_4
pwr_dwn#
vdd_核心
pwr_gd#
SDATA
地_3v66
vdd_3v66
pci_stop#
3v66_1/vch
vdd_48 mhz
圆点
S2
IREF
CPU#2
vdd_cpu
地_cpu
CPU1
vdd_cpu
S1
REF0
cy28322-2
vdd_参考
cpu1:2
cpu#1:2
pci_f0:2
XTAL
pll 参考 频率
X2
X1
参考
vdd_pci
usb (48mhz)
vch_clk/ 3v66_1
osc
vdd_cpu
cpu_stop#
SCLK
pci0:5
pci_stop#
停止
时钟
控制
停止
时钟
控制
pll 1
SMBus
逻辑
圆点 (48mhz)
pwr_dwn#
s1:2
vdd_48mhz
SDATA
vdd_3v66
3v66_0:1
3v66_2:4/
分隔器
网络
3v66_5/ 66in
PWR
PWR
PWR
PWR
PWR
pll 2
PWR
66buff0:2
闸门
pwr_gd#
管脚 配置
/2
: 点此下载
