ftg 用于 via™ pentium 4™ chipsets
cy28325-3
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose
,
ca 95134 • 408-943-2600
文件 #: 38-07590 rev. *.* 修订 将 12, 2004
特点
• 传播 光谱 频率 计时 发电机 用于 通过
pt/m 266-800 pentium
4 chipsets
• 可编程 时钟 输出 频率 与 较少 比 1 MHz
增量
• 综合 故障安全 watchdog 计时器 用于 系统 回收
• 可选择 硬件 或 软件编程 时钟
频率 当 看门狗 计时器 超时
• 有能力 至 生成 系统 重置 之后 一个 看门狗
计时器 超时 发生 或 一个 变更 入点 输出 频率 通过
smbus 接口
• 支持 smbus 字节 阅读/写 和 块 阅读/写
运营 至 简化 系统 bios 发展
• 供应商 id 和 修订 id 支持
• 可编程-驱动器 强度 支持
• 可编程-输出 偏斜 支持
• 三个 副本 agp 时钟
• 电源 管理 控制 输入
• 可用 入点 48-管脚 ssop
备注:
1. 针脚 已标记 与 [*] 有 内部 上拉 电阻.针脚 已标记 with[^] 有 内部 下拉 电阻.
CPU AGP PCI 参考 APIC 48M 24_48m
x 3 x 3 x 9 x 1 x 2 x 1 x 1
~
块 图表
管脚 配置
vdd_参考
XTAL
pll 参考 频率
X2
X1
vdd_pci
osc
SCLK
pll 1
SMBus
逻辑
vdd_48mhz
SDATA
vdd_agp
分隔器
网络
vdd_cpu (3.3v)
停止
时钟
控制
停止
时钟
控制
PLL2
*(fs0:4)
2
*cpu_stop#
PD#
*pci_stop#
ssop-48
参考
vtt_pwrgd#
*fs4/参考
vdd_参考
地_参考
X1
X2
vdd_48mhz
*fs3/48mhz
*fs2/24_48mhz
地_48mhz
*fs0/pci_f
*fs1/pci1
*mult_sel1/pci2
地_pci
PCI3
PCI4
vdd_pci
PCI5
PCI6
PCI7
地_pci
PCI8
*PD#
AGP0
vdd_agp
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
28
27
26
25
32
31
30
29
vdd_apic
地_apic
APIC0
APIC1
地_cpu
vdd_cpu_cs(2.5v)
cput_cs_f
cpuc_cs_f
cput_0
cpuc_0
vdd_cpu(3.3v)
IREF
地_cpu
cput_1
cpuc_1
vtt_pwrgd#
cpu_stop#*
pci_stop#*
RST#
SDATA
SCLK
AGP2
AGP1
地_agp
cy28325-3
*MULTSEL1
agp0:2
pci_f
pci1:8
48MHz
24_48mhz
RST#
vdd_apic
apic0:1
cput_cs, cpuc_cs
vdd_cpu_cs (2.5v)
cput_0,1, cpuc_0,1
[1]
: 点此下载
