133-mhz 传播 光谱 时钟 合成器/驾驶员
与 差速器 cpu 产出
CY28329
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose
,
ca 95134 • 408-943-2600
文件 #: 38-07040 rev. *e 修订 january 19, 2005
特点
• 多个 输出 时钟 在 不同的 频率
— 四 对 的 差速器 cpu 产出, 向上 至 133 mhz
— 十 同步 pci clocks, 三个自由运行
— 六个 3v66 时钟
— 两个 48-mhz 时钟
— 一个 参考 时钟 在 14.318 mhz
— 一个 vch 时钟
• 传播 光谱 时钟 (向下 传播)
• 掉电 特点 (pci_stop#, pd#)
• 三个 选择 输入 (模式 选择 &放大器; 集成电路 频率
选择)
• oe 和 测试一下 模式 支持
• 56-管脚 ssop 包装 和 56-管脚 tssop 包装
好处
• 主板 时钟 发电机
— 支持 多个 cpus 和 一个 芯片组
— 支持 用于 pci 插槽 和 芯片组
— 支架 agp 和 轮毂 链接
— 支架 usb 主机 控制er 和 图形 控制器
— 支架 isa 插槽 和 我/o 芯片
• 启用 减少 的 emi 和 总体 系统 成本
• 启用 acpi 符合 设计
• 支架 向上 至 四 cpu 时钟 频率
• 启用 吃了 和 “bed 的 nails” 测试
• 广泛 可用, 标准 包装 启用 下部 成本
逻辑 块 图表
ssop 和 tssop
顶部 查看
1
2
3
4
5
6
7
8
9
10
11
12
33
32
31
30
29
36
35
vdd_参考
34
13
14
15
16
17
18
19
20
21
22
23
24
45
44
43
42
41
37
38
39
40
48
47
46
xtal_入点
xtal_出点
地_参考
25
26
27
28
49
52
51
50
53
56
55
54
PCI0
PCI5
66buff2/3v66_4
地_3v66
pci_stop#
S2
地_cpu
CPU3#
pci_f2
地_pci
地_3v66
vdd_核心
vdd_ 48 mhz
MULT0
vdd_cpu
参考
pci_f0
pci_f1
vdd_pci
地_pci
PCI1
PCI2
PCI3
vdd_pci
PCI4
PCI6
vdd_3v66
66buff0/3v66_2
66buff1/3v66_3
66in/3v66_5
PD#
3v66_0
vdd_3v66
3v66_1/vch
地_ 48 mhz
圆点
USB
地_iref
IREF
CPU2#
CPU2
vdd_cpu
CPU1#
CPU1
CPU0#
CPU0
CPU3
S1
地_核心
VTTPWRGD#
SCLK
SDATA
CY28329
管脚 配置
vdd_参考
cpu[0:3]
cpu[0:3]#
pci_f[0:2]
XTAL
pll 参考 频率
X2
X1
参考
vdd_pci
usb (48mhz)
vch_clk/ 3v66_1
osc
vdd_cpu
SCLK
pci0:6
pci_stop#
停止
时钟
控制
pll 1
SMBus
逻辑
圆点 (48mhz)
PD#
s1:2
vdd_48mhz
SDATA
vdd_3v66
3v66_0
3v66_[2:]4/
分隔器
网络
3v66_5/ 66in
PWR
PWR
PWR
PWR
PWR
pll 2
PWR
66buff0:2
闸门
VTTPWRGD#
/2
Mult0
: 点此下载
