高性能 sis645/650 pentium
4 时钟 合成器
CY28342
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose • ca 95134 • 408-943-2600
文件 #: 38-07349 rev. *a 修订 july 29, 2002
42
特点
• 支架 pentium
4-类型 cpus
• 3.3v 电源 供应
• 八 副本 的 pci 时钟
• 一个 4-mhz usb 时钟
• 两个 副本 的 zclk 时钟
• 一个 48-mhz/24-mhz 可编程 sio 时钟
• 两个 差速器 cpu 时钟 对
• smbus 支持 与 回读 能力
• 传播 光谱 emi 减少
• 拨号盘-一个-频率
®
特点
•
拨号盘-一个-比率
™
特点
•
拨号盘-一个-db
®
特点
•
48-管脚 ssop 和 tssop 软件包
•
看门狗 功能
备注:
1. 针脚 已标记 与 [*] 有 内部 上拉 电阻. 针脚 已标记 与 [**] 有 内部 下拉 电阻.
块 图表
管脚 配置
[1]
PLL1
PLL2
/2
WD
逻辑
新
XOUT
cpu_stp#
IREF
fs(0:4)
MULT0
VTTPWRGD
pci_stp#
PD#
SDATA
SCLK
48m_24m#
48M
pci_f(0:1)
pci(0:5)
zclk(0:1)
agp(0:1)
cpu(0:1)c
cpu(0:1)t
参考(0:2)
I2C
逻辑
SRESET#
电源
开启
门闩
SDCLK
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VDDSD
SDCLK
VSSSD
cpu_stp#*
CPU1T
CPU1C
VDDC
VSSC
CPU0T
CPU0C
IREF
VSSA
VDDA
SCLK
SDATA
pd#/vttpwrgd*
VSSAGP
AGP0
AGP1
VDDAGP
VDD48M
48M
24_48m/mult0*
VSS48M
VDDR
**fs0/ref0
**fs1/ref1
**fs2/ref2
VSSR
XIn
XOUT
VSSZ
ZCLK0
ZCLK1
VDDZ
*sreset#/pci_stp#
VDDP
**fs3/pci_f0
PCI0
**fs4/pci_f1
PCI1
VSSP
VDDP
PCI2
PCI3
PCI4
PCI5
VSSP
48 pin ssop andfTSSOP
: 点此下载
