初步
ftg 用于 英特尔 pentium 4 cpu 和 chipsets
CY28344
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose • ca 95134 • 408-943-2600
文件 #: 38-07113, rev. *a 修订 12月 26, 2002
特点
•C
ompatible 至 intel® ck-titan 和 ck-408 时钟
合成器/驾驶员 规格
• 系统 频率 合成器 用于 英特尔 brookdale (845)
和 brookdale g pentium® 4 chipsets
• 可编程 时钟 输出 频率 与 较少 比
1mhz 增量
• 综合 故障安全 看门狗 计时器 用于 系统
回收
• 自动 开关 至 hw-已选择 或
软件-编程 时钟 频率 当 看门狗
计时器 超时
• 有能力 的 生成 系统 重置 之后 一个 看门狗
计时器 超时 发生 或 一个 变更 入点 输出 频率
通过 smbus 接口
• 支持 smbus 字节 阅读/写 和 块 阅读/写
运营 至 简化 系统 bios 发展
• 供应商 id 和 修订 id 支持
• 可编程 驱动器 强度 支持
• 可编程 输出 偏斜 支持
• 电源 管理 控制 输入
• 可用 入点 48-管脚 ssop
CPU 3V66 PCI 参考 48M
×3 ×4 ×9 ×1 ×2
~
块 图表
vdd_参考
cpu0:2, cpu0:2#,
XTAL
pll 参考 频率
X2
X1
vdd_pci
osc
SCLK
pll 1
SMBus
逻辑
vdd_48mhz
SDATA
vdd_3v66
分隔器
网络
vdd_cpu
PLL2
fs0:4
2
vttpwrgd/pd#
参考_2x
vdd_参考
X1
X2
地_参考
^fs0/pci_f0
^fs1/pci_f1
vdd_pci
地_pci
PCI0
PCI1
PCI2
PCI3
vdd_pci
地_pci
PCI4
PCI5
PCI6
vdd_3v66
地_3v66
3v66_1
3v66_2
3v66_3
RST#
vdd_核心
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
28
27
26
25
32
31
30
29
参考_2x/fs2^
CPU0
CPU0#
vdd_cpu
CPU1
CPU1#
地_cpu
vdd_cpu
CPU2
CPU2#
MULTSEL0
IREF
地_cpu
48mhz/fs3^
24_48mhz
vdd_48mhz
地_48mhz
3v66_0/vch_clk/fs4^
vdd_3v66
地_3v66
SCLK
SDATA
vttpwrgd/pd#*
地_核心
MULTSEL0
3v66_1:3
pci_f0:1
pci0:6
48MHz
24_48mhz
RST#
备注:
1. 信号 已标记 与 “*” 和 “^,” 分别, 有 内部 上拉 和
下拉 电阻.
vdd_3v66
3v66_0/vch_clk
CY28344
ssop-48
管脚 配置
[1]
: 点此下载
