sis 746 amd athlon™/amdduron™ 时钟 合成右
CY28372
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose
,
ca 95134 • 408-943-2600
文件 #: 38-07533 rev. *a 修订 九月 20, 2004
特点
•
支架 amd athlon
/duron
CPU
• 3.3v 和 2.5v 电源 供应
• 八 副本 的 pci 时钟
• 一个 48-mhz usb 时钟
• 两个 副本 的 zclk 时钟
• 一个 48-mhz/24-mhz 可编程 sio 时钟
• 一个 差速器 cpu 时钟 (opendrain)
• 一个 单曲-已结束 cpu 时钟 (opendrain)
• smbus 支持 与 回读 能力
• 传播 光谱 电磁 干扰 (emi)
减少
•
48-管脚 ssop 包装
CPU ZCLK 参考 PCI AGP IOAPIC 48M 24_48m
x 2 x 2 x 3 x 8 x 2 x 2 x 1 x 1
~
块 图表
管脚 配置
vdd_参考
cput0, cpuc0
XTAL
pll 参考 频率
XOUT
新
vdd_pci
osc
SCLK
pll 1
I2C
逻辑
vdd_48
SDATA
vdd_agp
分隔器
网络
vdd_cpu
**fs0:3
2
ssop-48
ref0:2
agp0:1
pcif0:1
pci0:5
48 mhz
24_48mhz
CPUT1
vdd_参考
**fs0/ref0
**fs1/ref1
REF2
地_参考
新
XOUT
地_z
ZCLK0
ZCLK1
vdd_z
*pci_stp#
vdd_pci
**fs2/pcif0
*fs3/pcif1
PCI0
PCI1
地_pci
vdd_pci
PCI2
PCI3
PCI4
PCI5
地_pci
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
28
27
26
25
32
31
30
29
vdd_apic
IOAPIC1
IOAPIC0
地_apic
cpu_stp#*
CPUT1
vdd_cpu
地_cpu
CPUT0
CPUC0
vdd_cpu
GNDA
VDDA
SCLK
SDATA
PD#*
地_agp
AGP0
AGP1
vdd_agp
vdd_48
48MHZ
24_48mhz
地_48
CY28372
zclk0:1
vdd_z
apic0:1
vdd_apic
pci_stp#
cpu_stp#
* : 内部 上拉 150k
** : 内部 下拉 150k
fract.
Aligner
PD#
PLL2
2
: 点此下载
