2.5v 或 3.3v, 200-mhz, 1:10 时钟 分布 布菲右
CY29946
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose
,
ca 95134 • 408-943-2600
文件 #: 38-07286 rev. *e 修订 april 22, 2004
特点
• 2.5v 或 3.3v 操作
• 200-mhz 时钟 支持
• 两个 lvcmos-/lvttl-兼容 输入
• 十 时钟 产出: 驱动器 向上 至 20 时钟 线条
• 1× 或 1/2× 可配置 产出
• 输出 三态 控制
• 250-ps 最大值 输出到输出 偏斜
• 引脚兼容 与 mpc946, mpc9446
• 可用 入点 商业 和 工业 温度
范围
• 32-管脚 tqfp 包装
描述
这 cy29946 是 一个 低电压 200-mhz 时钟 分布
缓冲区 与 这 能力 至 选择 一个 的 两个 lvcmos/lvttl
兼容 输入 时钟. these? 时钟 来源 可以 是 已使用 至
提供 用于 测试一下 时钟 作为 井 作为 这 主要 系统 时钟.
全部 其他 控制 输入 是 lvcmos/lvttl 兼容. 这
10 产出 是 lvcmos 或 lvttl 兼容 和 可以 驱动器
50
Ω
系列 或 平行 已终止 变速器 线条. 用于 系列
已终止 变速器 线条, 每个 输出 可以 驱动器 一个 或
两个 痕迹 给予 这 设备 一个 有效 扇出 的 1:20.
这 cy29946 是 有能力 的 生成 1× 和 1/2× 信号
从 一个 1× 来源. 这些 信号 是 已生成 和 已重新定时
内部 至 确保 最小 偏斜 之间 这 1× 和 1/2×
信号. 选择(一个:c) 输入 允许 灵活性 入点 正在选择 这 比率
的 1× to1/2× 产出.
这 cy29946 产出 可以 也 是 三态 通过 mr/oe#
输入. 当 mr/oe# 是 设置 高, 它 重置 这 内部
人字拖 和 三个国家 这 产出.
CY29946
mr/oe#
vss
QA0
VDDC
QA1
vss
QA2
VDDC
VDDC
QC0
vss
QC1
VDDC
QC2
vss
QC3
vss
QB0
VDDC
QB1
vss
QB2
VDDC
VDDC
tclk_选择
VDD
TCLK0
TCLK1
DSELA
DSELB
DSELC
vss
1
2
3
4
5
6
7
8
24
23
22
21
20
19
18
17
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
块 图表
管脚 配置
0
1
/1
/2
右
0
1
/1
/2
右
0
1
/1
/2
右
3
3
4
qa0:2
qb0:2
qc0:3
DSELA
DSELB
DSELC
mr/oe#
TCLK1
TCLK0
tclk_选择
: 点此下载
