2.5v 或 3.3v, 200-mhz, 1:12 时钟 分布 缓冲区
CY29948
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose • ca 95134 • 408-943-2600
文件 #: 38-07288 rev. *b 修订 12月 22, 2002
48
特点
• 2.5v 或 3.3v 操作
• 200-mhz 时钟 支持
• lvpecl 或 lvcmos/lvttl 时钟 输入
• lvcmos-/lvttl-兼容 输入
• 12 时钟 产出: 驱动器 向上 至 24 时钟 线条
• 同步 输出 启用
• 输出 三态 控制
• 250 ps 最大值 输出到输出 偏斜
• 管脚 兼容 与 mpc948, mpc948l, mpc9448
• 可用 入点 商业 和 工业 温度 范围
• 32-管脚 tqfp 包装
描述
这 cy29948 是 一个 低电压 200-mhz 时钟 分布 buff-
er 与 这 能力 至 选择 要么 一个 差速器 lvpecl 或
一个 lvcmos/lvttl 兼容 输入 时钟. 这 两个 时钟
来源 可以 是 已使用 至 提供 用于 一个 测试一下 时钟 作为 井 作为 这
主要 系统 时钟. 全部 其他 控制 输入 是 lvc-
mos/lvttl 兼容. 这 12 产出 是 lvcmos 或 lvt-
tl 兼容 和 可以 驱动器 50
Ω
系列 或 平行 已终止
变速器 线条. 用于 系列 已终止 变速器 线条,
每个 输出 可以 驱动器 一个 或 两个 痕迹 给予 这 设备 一个
有效 扇出 的 1:24. 这 产出 可以 也 是 三态
通过 这 三态 输入 ts#. 低 输出到输出 偏斜
制造 这 cy29948 一个 理想 时钟 分布 缓冲区 用于 嵌套
时钟 树木 入点 这 大多数 要求苛刻 的 同步 系统.
这 cy29948 也 提供 一个 同步 输出 启用 入点-
put 用于 启用 或 正在禁用 这 输出 时钟. 自 这个 输入
是 内部 已同步 至 这 输入 时钟, 潜力 输出
毛刺 或 矮子 脉冲 世代 是 已淘汰.
块 图表
管脚 配置
pecl_clk
pecl_clk#
0
1
TCLK
tclk_选择
同步_oe
TS#
VDD VDDC
12
q0-q11
CY29948
vss
Q0
VDDC
Q1
vss
Q2
VDDC
Q3
Q11
VDDC
Q10
vss
Q9
VDDC
Q8
vss
vss
Q4
VDDC
Q5
vss
Q6
VDDC
Q7
tclk_选择
TCLK
pecl_clk
pecl_clk#
同步_oe
TS#
VDD
vss
1
2
3
4
5
6
7
8
24
23
22
21
20
19
18
17
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
: 点此下载
