2.5v/3.3v, 150-mhz 多输出 零 延迟 缓冲区
CY29962
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose • ca 95134 • 408-943-2600
文件 #: 38-07364 rev. *b 修订 12月 26, 2002
62
特点
• 2.5v 或 3.3v 操作
• 输出 频率 向上 至 150mhz
• 支架 powerpc
®
和 pentium
®
处理器
•
21 时钟 产出: 驱动器 向上 至 42 时钟 线条
•
lvpecl 或 lvcmos/lvttl 时钟 输入
•
输出到输出 偏斜 &指示灯; 150 ps
•
拆分 2.5v/3.3v 产出
•
传播-光谱-兼容
•
无故障 输出 时钟 过渡
•
输出 禁用 控制
•
引脚兼容 与 mpc9600
•
工业 温度 范围:
–
40
°
c 至 +85
°
c
•
48-管脚 tqfp 包装
备注:
1. 输入 频率 范围: 16 mhz 至 33 mhz (fb_选择 = 1) 或 25 mhz 至 50 mhz (fb_选择 = 0).
表 1. 频率 表
[1]
SELA QA SELB QB SELC QC fb_选择 fb_出点
0 vco/2 0 vco/2 0 vco/2 0 vco/8
1 vco/4 1 vco/4 1 vco/4 1 vco/12
块 图表
管脚 配置
/2
/4
/8
/12
参考_选择
TCLK
pecl_clk
pecl_clk#
fb_入点
SELA
SELB
SELC
fb_选择
OE#
fb_出点
6
5
4
3
2
1
0
6
5
4
3
2
1
0
6
5
4
3
2
1
0
d q
d q
d q
d q
0
1
0
1
0
1
0
1
fb
c
B
一个
0
1
参考
fb
0
1
AVDD
PLL
CY29962
1
2
3
4
5
6
7
8
9
10
11
12
36
35
34
33
32
31
30
29
28
27
26
25
48 47 46 45 44 43 42 41 40 39 38 37
13 14 15 16 17 18 19 20 21 22 23 24
vss
TCLK
pecl_clk
pecl_clk#
VDD
参考_选择
fb_选择
AVDD
SELA
SELB
SELC
VSSC
VDDC
OE#
QC6
QC5
VSSC
QC4
QC3
VDDC
QC2
QC1
QC0
VSSB
vss
fb_入点
QA0
QA1
VDDA
QA2
QA3
VSSA
QA4
QA5
QA6
VDDA
VSSA
fb_出点
QB0
QB1
VDDB
QB2
QB3
VSSB
QB4
QB5
QB6
VDDB
: 点此下载
