1
选择 指南
7c1001-12
7c1002-12
7c1001-15
7c1002-15
7c1001-20
7c1002-20
7c1001-25
7c1002-25
最大值 访问权限 时间 (ns) 12 15 20 25
最大值 操作 电流 商业 165 155 140 130
军事 165 150 140
最大值 备用 电流 (ma) 商业 50 40 30 30
军事 40 30 30
初步
256K x 4 静态 ram
与 分开 我/o
CY7C1001
CY7C1002
逻辑 块 图表 管脚 配置
特点
d
高 速度
Ċ
t
AA
=
12 ns
d
透明 写 (7c1001)
d
CMOS 用于 最佳 速度/电源
d
低 活动 电源
Ċ
910 mW
d
低 备用 电源
Ċ
275 mW
d
2.0v 数据 保留 (可选)
Ċ
100
µ
w
d
自动 powerĆdown 当
取消选择
d
TTLĆcompatible 输入 和 产出
功能 描述
这 CY7C1001 和 CY7C1002 是 highĆ
业绩 CMOS 静态 RAMs orgaĆ
nized 作为 262,144 x 4 比特 与 分开 我/o.
容易 记忆 扩展 是 提供 由 acĆ
活动 低 芯片 启用 (ce) 和 threeĆ
州 驱动程序. 两者都有 设备 有 一个 自动
马蒂奇 powerĆdown 功能, 减少 这
电源 消费 由 更多 比 65%
当 取消选择.
写作 至 这 设备 是 已完成 由
服用两者都有芯片启用(ce
)和写enĆ
能 (我们) 输入 低. 数据 开启 这 四
输入针脚(我
0
通过我
3
)是书面进入这
记忆 位置 指定 开启 这 地址
针脚 (一个
0
通过 一个
17
).
阅读这设备是已完成由塔克
ing 芯片 启用 (ce
) 低 同时 写 enĆ
能 (我们
) 遗迹 高. 下 这些
条件, 这 内容 的 这 记忆洛奇
阳离子指定开启这地址针脚将阿普奇
梨 开启 这 四 数据 输出 针脚 (o
0
通过 o
3
).
这 数据 输出 针脚 开启 这 CY7C1001
和 这 CY7C1002 是 已放置 入点 一个 highĆ
阻抗 州 当 这 设备 是 deseĆ
选择 (ce
高). 这 cy7c1002's outĆ
看跌期权 是 也 已放置 入点 一个 高阻抗
州期间一个写操作(ce
和我们
低). 入点 一个 写 操作 开启 这
cy7c1001, 这 输出 针脚 将 进位 这
相同 数据 作为 这 输入 之后 一个 指定
延迟.
这 CY7C1001 和 CY7C1002 是 availĆ
能 入点 标准 300ĆmilĆwide dips 和
sojs.
1
2
3
4
5
6
7
8
9
10
11
14
19
20
24
23
22
21
25
28
27
26
顶部 查看
倾角/soj
12
13
29
32
31
30
16
15
17
18
7C1001
c1001-1
nc
一个
16
一个
17
一个
0
一个
1
一个
2
一个
10
一个
11
一个
12
一个
13
一个
14
一个
9
我
3
我
2
v
抄送
一个
15
一个
3
一个
4
一个
5
一个
6
一个
7
一个
8
nc
我
0
我
1
o
1
o
0
o
2
ce
地
o
3
我们
7C1002
512 x 512 x 4
阵列
一个
10
一个
11
一个
13
一个
12
一个
14
一个
15
色谱柱
解码器
行 解码器
感觉 安培数
电源
向下
输入 缓冲区
我
0
7C1002
仅
7C1001
仅
一个
0
一个
9
c1001-2
一个
16
一个
17
我
1
我
2
我
3
o
0
o
1
o
2
o
3
ce
我们
一个
1
一个
2
一个
3
一个
4
一个
5
一个
6
一个
7
一个
8
柏树 半导体 公司
d
3901 北 第一 街道
d
San Jose
d
ca95134
d
408-943-2600
十一月 1991 - 修订 April 1995
: 点此下载
