9-mbit (256k x 36/512k x 18) pipelined sram
CY7C1360B
CY7C1362B
Cypress 半导体 公司
• 3901 北 第一 街道 • San Jose
,
ca 95134 • 408-943-2600
文档 #: 38-05291 rev. *c 修订 april 9, 2004
特性
• 支持 总线 运作 向上 至 225 mhz
• 有 速 grades 是 225, 200 和 166 mhz
• 注册 输入 和 输出 为 pipelined 运作
• 3.3v 核心 电源 供应
• 2.5v/3.3v i/o 运作
• 快 时钟-至-输出 时间
— 2.8 ns (为 225-mhz 设备)
— 3.0 ns (为 200-mhz 设备)
— 3.5 ns (为 166-mhz 设备)
• 提供 高-效能 3-1-1-1 进入 比率
•
用户-可选择的 burst 计数器 支承的 intel
Pentium
®
interleaved 或者 直线的 burst sequences
• 独立的 处理器 和 控制 地址 strobes
• 同步的 自-安排时间 写
• 异步的 输出 使能
• 单独的 循环 碎片 deselect
• offered 在 电子元件工业联合会-标准 100-管脚 tqfp, 119-球 bga
和 165-球 fbga 包装
• tqfp 有 和 3-碎片 使能 和 2-碎片 使能
• ieee 1149.1 jtag-兼容 boundary scan
• “zz” 睡眠 模式 选项
函数的 描述
[1]
这 cy7c1360b/cy7c1362b sram integrates 262,144 x 36
和 524,288 x 18 sram cells 和 先进的 同步的
附带的 电路系统 和 一个 二-位 计数器 为 内部的 burst
运作. 所有 同步的 输入 是 gated 用 寄存器
控制 用 一个 积极的-边缘-triggered 时钟 输入 (clk). 这
同步的 输入 包含 所有 地址, 所有 数据 输入,
地址-pipelining 碎片 使能 (
CE
1
), depth-expansion 碎片
使能 (ce
2
和
CE
3
[2]
), burst 控制 输入 (
ADSC
,
ADSP
,
和
ADV
), 写 使能 (
BW
X
, 和
BWE
), 和 global 写
(
GW
). 异步的 输入 包含 这 输出 使能 (
OE
)
和 这 zz 管脚.
地址 和 碎片 使能 是 注册 在 rising 边缘 的
时钟 当 也 地址 strobe 处理器 (
ADSP
) 或者
地址 strobe 控制 (
ADSC
) 是 起作用的. subsequent
burst 地址 能 是 内部 发生 作 控制 用
这 进步 管脚 (
ADV
).
地址, 数据 输入, 和 写 controls 是 注册 在-碎片
至 initiate 一个 自-安排时间 写 cycle.这个 部分 支持 字节 写
行动 (看 管脚 描述 和 真实 表格 为 更远
详细信息). 写 循环 能 是 一个至 二 或者 四 字节 宽 作
控制 用 这 字节 写 控制 输入.
GW
当 起作用的
低
导致 所有 字节 至 是 写.
这 cy7c1360b/cy7c1362b 运作 从 一个 +3.3v 核心
电源 供应 当 所有 输出将 运作 和 也 一个 +2.5
或者 +3.3v 供应. 所有 输入 和 输出 是 电子元件工业联合会-标准
jesd8-5-兼容.
选择 手册
225 mhz 200 mhz 166 mhz 单位
最大 进入 时间 2.8 3.0 3.5 ns
最大 运行 电流 250 220 180 毫安
最大 cmos 备用物品 电流 30 30 30 毫安
shaded areas 包含 进步 信息. 请 联系 your local cypress 销售 代表 为 有效性 的 这些 部分s.
注释:
1. 为 最好的-practices recommendations, 请 谈及 至 这 cypress 应用 便条
系统 设计 指导原则
在 www.cypress.com.
2. CE
3
是 为 一个 版本 的 tqfp (3 碎片 使能 选项) 和 165fbga 包装 仅有的. 119 bga 是 offered 仅有的 在 2 碎片 使能.
: 点此下载
