4-mb (128k x 32) 流通 同步 sram
CY7C1338F
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose
,
ca 95134 • 408-943-2600
文件 #: 38-05218 rev. *a 修订 二月 2, 2004
特点
• 128k x 32 普通 我/o
• 3.3v –5% 和 +10% 核心 电源 供应 (v
dd
)
• 2.5v 或 3.3v 我/o 供应 (v
DDQ
)
• 快 时钟到输出 次
— 6.5 ns (133-mhz 版本)
— 7.5 ns (117-mhz 版本)
— 8.0 ns (100-mhz 版本)
— 11.0 ns (66-mhz 版本)
• 提供 高性能 2-1-1-1 访问权限 费率
•
用户可选择 突发 计数器 支撑 英特尔
Pentium
交错 或 线性 突发 序列
• 分开 处理器 和 控制器 地址 频闪
• 同步 自定时 写
• 异步 输出 启用
• 提供 入点 电子元件工业联合会-标准 100-管脚 tqfp 和 119-球
bga 软件包
• “zz” 睡眠 模式 选项
功能 描述
[1]
这 cy7c1338f 是 一个 131,072 x 32 同步 高速缓存 ram
设计 至 接口 与 高速 微处理器 与
最小值 胶水 逻辑. 最大值 访问权限 延迟 从 时钟 上升 是
6.5 ns (133-mhz 版本). 一个 2-bit 片上 计数器 捕获 这
第一 地址 入点 一个 突发 和 增量 这 地址 automati-
凯莉 用于 这 休息 的 这 突发 访问权限. 全部 同步 输入
是 门控 由 寄存器 控制d 由 一个 正-边缘-已触发
时钟 输入 (clk). 这 同步 输入 包括 全部
地址, 全部 数据 输入, 地址-流水线 芯片 启用
(
ce
1
), 深度扩展 芯片 启用 (ce
2
和
ce
3
), 突发
控制 输入 (
ADSC
,
ADSP
,
和
adv
), 写 启用
(
BW
[a:d]
,
和
BWE
), 和 全球 写 (
GW
). 异步
我
输入 包括 这 输出 启用
(
oe
)
和 这 zz 管脚
.
这 cy7c1338f 允许 要么 交错 或 线性 突发
序列, 已选择 由这 模式 输入 管脚. 一个 高 选择
一个 交错 突发 顺序, 同时 一个 低 选择 一个 线性
突发 顺序. 突发 访问权限可以 是 已启动 与 这
处理器 地址 频闪 (adsp
) 或 这 高速缓存 控制器
地址 频闪 (adsc
) 输入. 地址 先进性 是
受控 由 这 地址 先进性 (adv
) 输入.
地址 和 芯片 启用 是 已注册 在 上升 边缘 的
时钟 当 要么 地址 频闪 处理器 (
ADSP
) 或
地址 频闪 控制器 (
ADSC
) 是 活动. 后续
突发 地址 可以 是 内部 已生成 作为 受控 由
这 预付款 管脚 (
adv
).
这 cy7c1338f 操作 从 一个 +3.3v 核心 电源 供应
同时 全部 产出 将 操作 与 要么 一个 +2.5 或 +3.3v
供应. 全部 输入 和 产出 是 电子元件工业联合会-标准
jesd8-5-兼容.
备注:
1. 用于 best–practices 建议, 请 参考 至 这 柏树 应用程序 备注
系统 设计 准则
开启 www.柏树.com.
地址
注册
突发
计数器
和 逻辑
clr
Q1
Q0
启用
注册
感觉
安培数
输出
缓冲区
输入
寄存器
记忆
阵列
模式
一个
[1:0]
ZZ
a0, a1, 一个
adv
clk
ADSP
ADSC
BW
d
BW
c
BW
B
BW
一个
BWE
CE1
CE2
CE3
oe
GW
睡眠
控制
DQ
一个
字节
写 注册
DQ
B
字节
写 注册
DQ
c
字节
写 注册
写 注册
DQ
d
字节
DQ
d
字节
写 注册
DQ
c
字节
写 注册
DQ
B
字节
写 注册
DQ
一个
字节
写 注册
DQs
逻辑 块 图表
: 点此下载
