• packaged 在 16 管脚 narrow (150 mil) soic
• 输入 时钟 向上 至 160 mhz 在 这 非-pll 模式
• 提供 时钟 输出 的 clk, clk, 和 clk/2
• 低 skew (500 ps) 在 clk, clk, 和 clk/2
• 所有 输出 能 是 触发-陈述
• 全部 碎片 能 是 powered 向下 用 changing 一个
或者 二 选择 管脚
• 3.3v 或者 5.0v 运行 电压
ics548-03
低 skew 时钟 反相器 和 分隔物
mds 548-03 1 修订 042700
整体的 电路 系统, 公司 • 525 race 街道 • san jose •ca•95126• (408) 295-9800tel • www.icst.com
进步 信息
这 ics548-03 是 一个 低 费用, 低 skew, 高
效能 一般-目的 时钟 设计 至
生产 一个 设置 的 一个 输出 时钟, 一个 inverted
输出 时钟, 和 一个 时钟 分隔-用-2. 使用
我们的 专利的 相似物 阶段-锁 循环 (pll)
技巧, 这 设备 运作 从 一个 频率
范围 从 10 mhz 至 120 mhz 在 这 pll 模式,
和 向上 至 160 mhz 在 这 非-pll 模式.
在 产品 那 至 需要 维持 低 阶段
噪音 在 这 时钟 tree, 这 非-pll (当
s3=s2=1) 模式 应当 是 使用.
这个 碎片 是 不 一个 零 延迟 缓存区. 许多
产品 将 是 能 至 使用 这 ics527 为 零
延迟 dividers.
块 图解
描述
特性
clk/2
时钟
综合
和
分隔物
电路系统
输出
缓存区
输出
缓存区
输出
缓存区
CLK
CLK
s3:s0
oe (所有 输出)
4
时钟 输入
输入
缓存区
: 点此下载
