ics601-01
mds 601-01 l
1
修订 111204
整体的 电路 系统
●
525 race 街道, san jose, ca 95126
●
电话 (408) 297-1201
●
www.icst.com
L
OW
P
HASE
N
OISE
C
锁
M
ULTIPLIER
描述
这 ics601-01 是 一个 低-费用, 低 阶段 噪音,
高-效能 时钟 synthesizer 为 产品
这个 需要 低 阶段 噪音 和 低 jitter. 它 是 ics’
最低 阶段 噪音 乘法器, 和 也 这 最低
cmos 部分 在 这 工业. 使用 ics’ 专利的
analong 和 数字的 阶段-锁 循环 (pll)
技巧, 这 碎片 accepts 一个 10 - 27 mhz 结晶 或者
时钟 输入, 和 生产 输出 clocks 向上 至 156 mhz
在 3.3 v.
这个 产品 是 将 为 时钟 一代. 它 有 低
输出 jitter (变化 在 这 输出 时期), 但是 输入
和 输出 skew 和 jitter 是 不 定义 也不
有保证的. 为 产品 这个 需要 definted
输入 至 输出 定时, 使用 这 ics670-01.
特性
•
packaged 在 16-管脚 soic 或者 tssop
•
有 在 铅 (含铅的) 自由 包装
•
使用 基本的 10 - 27 mhz 结晶 或者 时钟
•
专利的 pll 和 这 最低 阶段 噪音
•
输出 clocks 向上 至 156 mhz 在 3.3 v
•
低 阶段 噪音: -132 dbc/hz 在 10 khz
•
低 jitter - 18 ps 一个 sigma 典型值
•
全部 摆动 cmos 输出 with 25 毫安 驱动 能力
在 ttl 水平
•
先进的, 低 电源, sub-micron cmos 处理
•
工业的 温度 范围 有
•
运行 电压 的 3.3v 或者 5v
块 图解
只读存储器 为基础
Multipliers
VCO
分隔
x1/iclk
X2
结晶 或者
时钟 输入
结晶
振荡器
涉及
分隔物
阶段
比较器
承担
打气
循环
过滤
VCO
s3:0
地
3
4
VDD
3
CLK
REFOUT
REFEN
OE
: 点此下载
