ICS8521
L
OW
S
KEW
, 1-
至
-9
D
IFFERENTIAL
-
至
-lvhstl f
ANOUT
B
UFFER
8521BY
www.icst.com/产品/hiperclocks.html
rev. b july 31, 2001
1
G
ENERAL
D
ESCRIPTION
这 ics8521 是 一个 低 skew, 1-至-9 3.3v differ-
ential-至-lvhstl 输出 缓存区 和 一个 成员 的
这 hiperclocks™ 家族 的 高 效能
时钟 解决方案 从 ics. 这 ics8521 有 二
可选择的 时钟 输入. 这 clk, nclk 一双 能
接受 大多数 标准 差别的 输入 水平. 这 pclk,
npclk 一双 能 接受 lvpecl, cml, 或者 sstl 输入 水平.
这 时钟 使能 是 内部 同步 至 eliminate runt
pulseson 这 输出 在 异步的 assertion/
deassertion 的 这 时钟 使能 管脚.
有保证的 输出 skew, 部分-至-部分 skew 和 转型
电压 特性 制造 这 ics8521 完美的 为 today’s
大多数 先进的 产品, 此类 作 ia64 和 静态的 rams.
HiPerClockS™
,&放大;6
F
EATURES
•
9 lvhstl 输出
•
可选择的 clk, nclk 或者 lvpecl 时钟 输入
•
clk, nclk 一双 能 接受 这 下列的 差别的 输入
水平: lvds, lvpecl, lvhstl, sstl, hcsl
•
pclk, npclk 支持 这 下列的 输入 类型:
lvpecl, cml, sstl
•
最大 输出 频率 向上 至 500mhz
•
输出 skew: 50ps (最大)
•
部分-至-部分 skew: 250ps (最大)
•
传播 延迟: 1.8ns (最大)
•
V
OH
= 1.2v (最大)
•
3.3v 核心, 1.8v 输出 运行 供应 电压
•
0
°
c 至 70
°
c 包围的 运行 温度
•
工业的 温度 信息 有 在之上 要求
B
锁
D
IAGRAM
P
在
一个
SSIGNMENT
32 31 30 29 28 27 26 25
9 10 11 12 13 14 15 16
1
2
3
4
5
6
7
8
24
23
22
21
20
19
18
17
V
DDO
Q3
nQ3
Q4
nQ4
Q5
nQ5
V
DDO
ICS8521
V
DDO
Q6
nQ6
Q7
nQ7
Q8
nQ8
V
DDO
V
DDO
nQ2
Q2
nQ1
Q1
nQ0
Q0
V
DDO
V
DD
CLK
nCLK
clk_sel
PCLK
nPCLK
地
clk_en
CLK
nCLK
PCLK
nPCLK
Q0
nQ0
Q1
nQ1
Q2
nQ2
Q3
nQ3
Q4
nQ4
Q5
nQ5
Q6
nQ6
Q7
nQ7
Q8
nQ8
D
Q
LE
clk_en
clk_sel
32-含铅的 lqfp
7mm x 7mm x 1.4mm 包装 身体
y 包装
至pView
0
1
: 点此下载
