8534ay-01
www.icst.com/产品/hiperclocks.html
rev. 一个 十一月 19, 2004
1
整体的
电路
系统, 公司
ics8534-01
L
OW
S
KEW
, 1-
至
-22
D
IFFERENTIAL
-
至
-3.3v lvpecl f
ANOUT
B
UFFER
G
ENERAL
D
ESCRIPTION
这 ics8534-01 是 一个 低 skew, 1-至-22 differen-
tial-至-3.3v lvpecl 输出 缓存区 和 一个 成员
的 这 hiperclocks™ 家族 的 高 效能
时钟 解决方案 从 ics. 这 ics8534-01 有 二
可选择的 时钟 输入. 这 clk, nclk 一双 能
接受 大多数 标准 差别的 输入 水平. 这 pclk, npclk
一双 能 接受 lvpecl, cml, 或者 sstl 输入 水平. 这 de-
恶行 是 内部 同步 至 eliminate runt 脉冲 在 这
输出 在 异步的 assertion/deassertion 的 这 oe
管脚. 这 ics8534-01’s 低 输出 和 部分-至-部分 skew char-
acteristics 制造 它 完美的 为 workstation, server, 和 其它 高
效能 时钟 分发 产品.
F
EATURES
•
22 差别的 lvpecl 输出
•
可选择的 差别的 clk, nclk 或者 lvpecl 时钟 输入
•
clk, nclk 一双 能 接受 这 下列的 差别的
输入 水平: lvpecl, lvds, lvhstl, hcsl, sstl
•
pclk, npclk 支持 这 下列的 输入 类型:
lvpecl, cml, sstl
•
最大 输出 频率: 500mhz
•
输出 skew: 100ps (最大)
•
translates 任何 单独的-结束 输入 信号 (lvcmos, lvttl,
gtl) 至 lvpecl 水平 和 电阻 偏差 在 nclk 输入
•
additive 阶段 jitter, rms: 0.04ps (典型)
•
3.3v 供应 模式
•
0°c 至 85°c 包围的 运行 温度
B
锁
D
IAGRAM
P
在
一个
SSIGNMENT
HiPerClockS™
ICS
CLK
nCLK
PCLK
nPCLK
q0:q21
nq0:nq21
LE
Q
D
clk_sel
OE
0
1
22
22
64-含铅的 tqfpe-垫子
10mm x 10mm x 1.0mm 包装 身体
y 包装
顶 视图
48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
ics8534-01
V
CCO
Q14
nQ14
Q15
nQ15
Q16
nQ16
Q17
nQ17
Q18
nQ18
Q19
nQ19
Q20
nQ20
V
CCO
V
CCO
nQ6
Q6
nQ5
Q5
nQ4
Q4
nQ3
Q3
nQ2
Q2
nQ1
Q1
nQ0
Q0
V
CCO
V
CCO
nQ13
Q13
nQ12
Q12
nQ11
Q11
nQ10
Q10
nQ9
Q9
nQ8
Q8
nQ7
Q7
V
CCO
V
CCO
nc
nc
V
CC
CLK
nCLK
clk_sel
PCLK
nPCLK
V
EE
OE
nc
nc
nQ21
Q21
V
CCO
: 点此下载
