©2003 综合 设备 技术, 公司
1
九月 2003
dsc-4852/4
我/o
控制
地址
解码器
128Kx8
记忆
阵列
70V09
仲裁
中断
信号量
逻辑
ce
0L
oe
l
右/
w
l
一个
16L
一个
0L
我/o
0-7l
SEM
l
智力
l
(2)
忙
l
(1,2)
右/
w
l
ce
0L
oe
l
我/o
控制
地址
解码器
oe
右
右/
w
右
ce
0R
一个
16R
一个
0R
我/o
0-7r
SEM
右
智力
右
(2)
右
忙
(1,2)
m/
s
(1)
ce
1L
右/
w
右
ce
0
右
oe
右
ce
1R
4852 drw 01
1L
ce
1R
ce
1717
功能 块 图表
◆◆
◆◆
◆
m/
s
= v
ih
用于
忙
输出 旗子 开启 主人,
m/
s
= v
il
用于
忙
输入 开启 奴隶
◆◆
◆◆
◆
忙 和 中断 旗帜
◆◆
◆◆
◆
片上 港口 仲裁 逻辑
◆◆
◆◆
◆
已满 片上 硬件 支持 的 信号量 信令
之间 端口
◆◆
◆◆
◆
完全 异步 操作 从 要么 港口
◆◆
◆◆
◆
lvttl-兼容, 单独 3.3v (±0.3v) 电源 供应
◆◆
◆◆
◆
可用 入点 一个 100-管脚 tqfp
◆◆
◆◆
◆
工业 温度 范围 (–40°c 至 +85°c) 是 可用
用于 已选择 速度
特点
◆◆
◆◆
◆
真 双端口 记忆 细胞 哪个 允许 同时
访问权限 的 这 相同 记忆 位置
◆◆
◆◆
◆
高速 访问权限
– 商业: 15/20ns (最大值.)
– 工业: 20ns (最大值.)
◆◆
◆◆
◆
低功耗 操作
– IDT70V09L
活动: 440mw (典型值.)
备用: 660µw (典型值.)
◆◆
◆◆
◆
双 芯片 启用 允许 用于 深度 扩展 无
外部 逻辑
◆◆
◆◆
◆
idt70v09 很容易 展开 数据 总线 宽度 至 16 比特 或
更多 使用 这 主人/奴隶 选择 当 层叠 更多
比 一个 设备
高速 3.3v
128k x 8 双端口
静态 ram
IDT70V09L
备注:
1.
忙
是 一个 输入 作为 一个 奴隶 (m/
s
=V
il
) 和 一个 输出 当 它 是 一个 主人 (m/
s
=V
ih
).
2.
忙
和
智力
是 非三态 图腾柱 产出 (按压-拉).
: 点此下载
