ispLSI
®
1048EA
在-系统 可编程序的 高 密度 pld
1048ea_03
1
函数的 块 图解特性
• 高 密度 可编程序的 逻辑
— 8,000 pld 门
— 96 i/o 管脚, 第八 专心致志的 输入
— 288 寄存器
— 高-速 global interconnects
— 宽 输入 gating 为 快 counters, 状态
machines, 地址 decoders, 等
— 小 逻辑 块 大小 为 随机的 逻辑
— functionally 兼容 和 isplsi 1048c 和 1048e
• 新 特性
— 100% ieee 1149.1 boundary scan testable
— ispjtag™ 在-系统 可编程序的 通过 ieee 1149.1
(jtag) 测试 进入 端口
— 用户 可选择的 3.3v 或者 5v i/o 支持 mixed
电压 系统 (v
CCIO
管脚)
— 打开 流 输出 选项
• 高 效能 e
2
CMOS
®
技术
—
f
最大值
= 170 mhz 最大 运行 频率
—
t
pd
= 5.0 ns 传播 延迟
— ttl 兼容 输入 和 输出
— 用电气 eraseable 和 reprogrammable
— 非-易变的
— 100% 测试 在 时间 的 制造
• 在-系统 可编程序的
— 增加 制造 产量, 减少 时间-至-
market 和 改进 产品 质量
— reprogram 焊接 设备 为 faster prototyping
• 提供 这 使容易 的 使用 和 快 系统
速 的 plds 和 这 密度 和 flexibility
的 地方 可编程序的 门 arrays
— 完全 可编程序的 设备 能 联合的 glue
逻辑 和 structured 设计
— 增强 管脚 locking 能力
— 四 专心致志的 时钟 输入 管脚
— 同步的 和 异步的 clocks
— 可编程序的 输出 回转 比率 控制 至
降低 切换 噪音
— 有伸缩性的 管脚 placement
— 优化 global routing pool 提供 global
Interconnectivity
• ispdesignexpert™ – 逻辑 compiler 和 com-
plete isp 设备 设计 系统 从 hdl
综合 通过 在-系统 程序编制
— 更好的 质量 的 结果
— tightly 整体的 和 leading cae vendor tools
— productivity enhancing 定时 分析器, explore
tools, 定时 simulator 和 ispanalyzer™
— pc 和 unix platforms
输出 routing pool
输出 routing pool
F7 F6 F5 F4 F3 F2 F1 F0
B0 B1 B2 B3 B4 B5 B6 B7
A0
A1
A2
A3
A4
A5
A6
A7
输出 routing pool
输出 routing pool
输出 routing pool
CLK
E7 E6 E5 E4 E3 E2 E1 E0
C0 C1 C2 C3 C4 C5 C6 C7
D7
D6
D5
D4
D3
D2
D1
D0
输出 routing pool
逻辑
排列
DQ
DQ
DQ
DQ
global routing pool (grp) GLB
0139a/1048ea
描述
这 isplsi 1048ea 是 一个 高 密度 可编程序的
逻辑 设备 containing 288 寄存器, 96 普遍的 i/o
管脚, 第八 专心致志的 输入 管脚, 四 专心致志的 时钟
输入 管脚, 二 专心致志的 global oe 输入 管脚, 和 一个
global routing pool (grp). 这 grp 提供 完全
interconnectivity 在 所有 的 这些 elements. 这
isplsi 1048ea 特性 5v 在-系统 programmability
和 在-系统 diagnostic 能力 通过 ieee 1149.1
测试 进入 端口. 这 isplsi 1048ea 提供 非-易变的
reprogrammability 的 这 逻辑, 作 好 作 这 intercon-
nect 至 提供 truly reconfigurable 系统. 一个 函数的
superset 的 这 isplsi 1048 architecture, 这 isplsi
1048ea 设备 adds 用户 可选择的 3.3v 或者 5v i/o 和
打开-流 输出 选项.
这 基本 单位 的 逻辑 在 这 isplsi 1048ea 设备 是 这
generic 逻辑 块 (glb). 这 glbs 是 labeled a0,
a1…f7 (看 图示 1). 那里 是 一个 总的 的 48 glbs 在 这
isplsi 1048ea 设备. 各自 glb 有 18 输入, 一个
可编程序的 和/或者/独有的 或者 排列, 和 四
输出 这个 能 是 配置 至 是 也 combinato-
rial 或者 注册. 输入 至 这 glb 来到 从 这 grp
和 专心致志的 输入. 所有 的 这 glb 输出 是 brought
后面的 在 这 grp 所以 那 它们 能 是 连接 至 这
输入 的 任何 其它 glb 在 这 设备.
版权 © 2000 lattice 半导体 corp. 所有 brand 或者 产品 names 是 商标 或者 注册 商标 的 它们的 各自的 holders. 这 规格 和 信息 在此处 是 主题
至 改变 没有 注意.
lattice 半导体 corp., 5555 northeast moore ct., hillsboro, oregon 97124, 美国
六月 2000
电话. (503) 268-8000; 1-800-lattice; 传真 (503) 268-8556; http://www.latticesemi.com
: 点此下载
