8308AGI
www.icst.com/产品/hiperclocks.html
rev. b july 25, 2005
1
整体的
电路
系统, 公司
ICS8308I
L
OW
S
KEW
, 1-
至
-8
D
IFFERENTIAL
/lvcmos-
至
-lvcmos f
ANOUT
B
UFFER
B
锁
D
IAGRAM
P
在
一个
SSIGNMENT
ICS8308I
24-含铅的, 300-mil tssop
4.4mm x 7.8mm x 0.92mm 身体 包装
g 包装
顶 视图
Q0
地
clk_sel
lvcmos_clk
CLK
nCLK
clk_en
OE
V
DD
地
Q1
V
DDO
V
DDO
Q2
地
Q3
V
DDO
Q4
地
Q5
V
DDO
Q6
地
Q7
G
ENERAL
D
ESCRIPTION
这 ics8308i 是 一个 低-skew, 1-至-8 输出 缓存区
和 一个 成员 的 这 hiperclocks
™
家族 的
高 效能 时钟 解决方案 从 ics. 这
ics8308i 有 二 可选择的 时钟 输入. 这
clk, nclk 一双 能 接受 大多数 差别的 输入
水平. 这 lvcmos_clk 能 接受 lvcmos 或者 lvttl
输入 水平. 这 低 阻抗 lvcmos/lvttl 输出
是 设计 至 驱动 50
Ω
序列 或者 并行的 terminated
传递 线条. 这 有效的 输出 能 是 增加
从 8 至 16 用 utilizing 这 能力 的 这 输出 至 驱动 二
序列 terminated 传递 线条.
这 ics8308i 是 典型 为 3.3v 核心/3.3v 输出,
3.3v 核心/2.5v 输出 或者 2.5v 核心/2.5v 输出 operation.
有保证的 输出 和 部分-部分 skew 特性 制造
这 8308i 完美的 为 那些 时钟 分发 产品 需要
好 定义 效能 和 repeatability.
F
EATURES
•
8 lvcmos/lvttl 输出 (7
Ω
典型 输出 阻抗)
•
可选择的 lvcmos_clk 或者 差别的 clk, nclk
输入
•
clk, nclk 一双 能 接受 这 下列的 差别的
输入 水平: lvpecl, lvds, lvhstl, sstl, hcsl
•
最大 输出 频率: 350mhz
•
输出 skew: (3.3v± 5%): 100ps (最大)
•
部分 至 part skew: (3.3v± 5%): 1ns (最大)
•
供应 电压 模式:
(核心/输出)
3.3v/3.3v
3.3v/2.5v
2.5v/2.5v
•
-40°c 至 85°c 包围的 运行 温度
•
有 在 两个都, 标准 和 rohs/含铅的-自由
一致的 包装
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
lvcmos_clk
CLK
nCLK
clk_sel
clk_en
OE
D
LE
Q
1
0
Pullup
Pullup
Pullup
Pulldown
Pullup
Pullup
: 点此下载
