阶段-排整齐 时钟 multiplier
CY2300
Cypress 半导体 公司
• 3901 北 第一 街道 • San Jose • ca 95134 • 408-943-2600
文档 #: 38-07252 rev. *b 修订 july 26, 2004
特性
• 4-乘法器 配置
• 单独的 阶段-锁 循环 architecture
• 阶段 排成直线
• 低 jitter, 高 精度 输出
• 输出 使能 管脚
• 3.3v 运作
• 5v tolerant 输入
• 内部的 循环 过滤
• 8-管脚 150-mil soic 包装
• 商业的 和 工业的 温度 有
益处
• 1/2x, 1x, 1x, 2x ref
• 10 mhz 至 166.67 mhz 运行 范围 (涉及 输入
从 20 mhz 至 83.33 mhz)
• 所有 输出 将 有 一个 consistent 阶段 relationship
和 各自 其它 和 这 涉及 输入
• 满足 核心的 定时 (所需的)东西
• 使能 设计 flexibility 和 更小的 电源
消耗量
• 支持 工业 标准 设计 platforms
• 准许 flexibility 在 涉及 输入
• alleviates 这 需要 为 外部 组件
• 工业 标准 包装 saves 在 板 空间
• 合适的 为 宽 spectrum 的 产品
选择 手册
部分 号码 输出 输入 频率 范围 输出 频率 范围 Specifics
CY2300SC 4 20 mhz–83.33 mhz 10 mhz–166.67 mhz 商业的 温度
CY2300SI 4 20 mhz–83.33 mhz 10 mhz–166.6 7mhz 工业的 温度
PLL
1/2xref
2xREF
REFIN
1
2
3
4
5
8
7
6
1/2xref
地
REFIN
REF
V
DD
OE
REF
顶 视图
8-管脚 soic
2xREF
REF
块 图解
管脚 配置
分隔物
逻辑
FBK
/2
OE
REF