sn54als174, sn54als175, sn54as174, sn54as175b
sn74als174, sn74als175, sn74as174, sn74as175b
十六进制/quadruple d-类型 flip-flops 和 clear
sdas207e - april 1982 - 修订 将 2002
1
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
D
’
als174 和
’
as174 包含 六 flip-flops
和 单独的-栏杆 输出
D
’
als175 和 ’as175b 包含 四
flip-flops 和 翻倍-栏杆 输出
D
缓冲 时钟 和 直接-clear 输入
D
产品 包含:
– 缓存区/存储 寄存器
– 变换 寄存器
– 模式 发生器
D
全部地 缓冲 输出 为 最大
分开 从 外部 干扰
(
’
作 仅有的)
SN54ALS175 ...j 或者 w pACKAGE
SN54AS175B ...j pACKAGE
sn74als175, sn74as175b . . . d, n, 或者 ns 包装
(顶 视图)
SN54ALS174 ...j 或者 w pACKAGE
SN54AS174 ...j pACKAGE
sn74als174, sn74as174 ...d , n, 或者 ns pACKAGE
(顶 视图)
3 2 1 20 19
910111213
4
5
6
7
8
18
17
16
15
14
6D
5D
NC
5Q
4D
1D
2D
NC
2Q
3D
sn54als174, sn54as174 . . . fk 包装
(顶 视图)
1Q
CLR
NC
CLK
4Q
6Q
3Q
地
NC
nc – 非 内部的 连接
V
CC
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
CLR
1Q
1D
2D
2Q
3D
3Q
地
V
CC
6Q
6D
5D
5Q
4D
4Q
CLK
3212019
910111213
4
5
6
7
8
18
17
16
15
14
4Q
4D
NC
3D
3Q
1Q
1D
NC
2D
2Q
SN54ALS175 . . . fk 包装
(顶 视图)
1Q
CLR
NC
CLK
3Q
4Q
2Q
地
NC
V
CC
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
CLR
1Q
1Q
1D
2D
2Q
2Q
地
V
CC
4Q
4Q
4D
3D
3Q
3Q
CLK
描述
这些 积极的-边缘-triggered flip-flops utilize ttl 电路系统 至 执行 d-类型 flip-flop logic. 所有 有 一个
直接-clear (clr
) 输入. 这 ’als175 和 ’as175b 特性 complementary 输出 从 各自 flip-flop.
信息 在 这 数据 (d) 输入 meeting 这 建制-时间 (所需的)东西 是 transferred 至 这 输出 在 这
积极的-going 边缘 的 这 时钟 脉冲波. 时钟 triggering occurs 在 一个 particular 电压 水平的 和 是 不 直接地
related 至 这 转变 时间 的 这 积极的-going 脉冲波. 当 这 时钟 (clk) 输入 是 在 也 这 高 或者 低
水平的, 这 d-输入 信号 有 非 效应 在 这 输出.
这些 电路 是 全部地 兼容 为 使用 和 大多数 ttl 电路.
版权
2002, 德州 器械 组成公司的
生产 数据 信息 是 电流 作 的 发行 日期.
产品 遵从 至 规格 每 这 条款 的 德州 器械
标准 保用单. 生产 处理 做 不 必然地 包含
测试 的 所有 参数.
请 是 知道 那 一个 重要的 注意 涉及 有效性, 标准 保用单, 和 使用 在 核心的 产品 的
德州 器械 半导体 产品 和 免责声明 附之 呈现 在 这 终止 的 这个 数据 薄板.
在 产品 一致的 至 mil-prf-38535, 所有 参数 是 测试
除非 否则 指出. 在 所有 其它 产品, 生产
处理 做 不 必然地 包含 测试 的 所有 参数.
: 点此下载
