© freescale 半导体, inc., 2004. 所有 权利 保留.
初步的
freescale 半导体
技术的 数据
DSP56374
rev. 1, 11/2004
Overview
这 dsp56374 是 一个 高 密度 cmos设备 和 3.3 v 输入 和 输出.
便条
这个 文档 包含 信息 在 一个 新 产品.
规格 和 信息 在此处 是 主题 至
改变 没有 注意.
finalized 规格 将 是 发行 之后 更远 描绘 和 设备
qualifications 是 完成.
这 dsp56374 支持 数字的 音频的 产品 需要 声音 地方 处理,
acoustic equalization, 和 其它 数字的 audio algorithms. 这 dsp56374 使用 这 高
效能, 单独的-时钟-每-循环 dsp56300 核心 家族 的 可编程序的 cmos 数字的
信号 processors (dsps) 联合的 和 这音频的 信号 处理 能力 的 这
freescale 半导体, 公司 (formerly motorola) symphony™ dsp 家族, 作 显示 在
图示 1. 重大的 architectural 增强 在clude 一个 barrel shifter, 24-位 寻址,
和 直接 记忆 进入 (dma). 这 dsp56374 提供 150 million 说明 每 第二
(mips) 使用 一个 内部的 150 mhz 时钟.
数据 薄板 conventions
这个 数据 薄板 使用 这 下列的 conventions:
OVERBAR
使用 至 表明 一个 信号 那 是 起作用的 当 牵引的 低 (为
例子, 这 重置
管脚 是 起作用的 当 低.)
“asserted” 意思 那 一个 高 真实 (起作用的 高) 信号 是 高 或者 那 一个 低 真实
(起作用的 低) 信号 是 低
“deasserted” 意思 那 一个 高 真实 (起作用的 高) 信号 是 低 或者 那 一个 低 真实
(起作用的 低) 信号 是 高
examples:
信号/
标识
逻辑 状态 信号 状态 Voltage*
管脚
真实 Asserted V
IL
/ v
OL
管脚 False Deasserted V
IH
/ v
OH
管脚 真实 Asserted V
IH
/ v
OH
管脚 False Deasserted V
IL
/ v
OL
便条:
*values 为 v
IL
, v
OL
, v
IH
, 和 v
OH
是 定义 用 单独的 产品 规格.
表格 的 内容
部分 页
1 特性........................................ 2
2 必备资料.............................. 4
3 信号 groupings .......................... 4
4 最大 比率 ....................... 24
5 电源 (所需的)东西................... 25
6 热的 特性.............. 26
7 直流 电的 特性 ...... 26
8 交流 电的 特性....... 27
9 内部的 clocks ............................ 27
10 外部 时钟 运作.......... 29
11 重置, 停止, 模式 选择, 和
中断 定时 ........................... 30
12 串行 host 接口 spi 协议
定时.......................................... 34
13 串行 host 接口 (shi) i2c
协议 定时 ........................... 40
14 程序编制 这 串行 时钟 .. 42
15 增强 串行 音频的 接口
定时.......................................... 43
16 计时器 定时............................. 48
17 gpio 定时 ............................. 48
18 jtag 定时 ............................. 50
19 看门狗 计时器 定时............ 52
附录 一个 包装 信息. 53
附录 b ibis 模型................. 63
: 点此下载
