P80C152JA_集成电路资料查询网


其它 brands 和 names 是 这 所有物 的 它们的 各自的 owners
信息 在 这个 文档 是 提供 在 连接 和 Intel products Intel 假设 非 责任 whatsoever 包含 侵犯 的 任何 专利权 或者
copyright 为 出售 和 使用 的 Intel 产品 除了 作 提供 在 Intel’s 条款 和 情况 的 出售 为 此类 products Intel retains 这 正确的 至 制造
改变 至 这些 规格 在 任何 time 没有 notice Microcomputer 产品 将 有 minor 变化 至 这个 规格 知道 作 errata
October 1989
版权

INTEL CORPORATION 1995
顺序 Number 270431-003
8XC152JAJBJCJD
普遍的 交流 控制
8-位 微控制器
X
8K 工厂 掩饰 可编程序的 只读存储器 有
Y
Superset 的 80C51 Architecture
Y
multi-协议 串行 交流
IO 端口 (2048 Mbps24 Mbps 最大值)
 SDLCHDLC 仅有的
 CSMACD 和 SDLCHDLC
 用户 Definable Protocols
Y
全部 DuplexHalf Duplex
Y
MCS

-51 兼容 UART
Y
165 MHz 最大 时钟 频率
Y
多样的 电源 Conservation 模式
Y
64KB 程序 记忆 寻址
Y
64KB 数据 记忆 寻址
Y
256 字节 在-碎片 内存
Y
双 在-碎片 DMA 途径
Y
HoldHold Acknowledge
Y
二 一般 目的 TimerCounters
Y
5 或者 7 IO 端口
Y
56 特定的 函数 寄存器
Y
11 中断 来源
Y
有 在 48 管脚 双-在-线条 包装
和 68 管脚 表面 挂载 PLCC
包装
(看 包装 Spec 顺序

231369)
这 80C152 这个 是 为基础 在 这 MCS

-51 CPU 是 一个 高级地 整体的 单独的-碎片 8-位 微控制器
设计 为 费用-sensitive 高-speed 串行 communications 它 是 好 suited 为 implementing 整体的
维护 数字的 网络 (isdn) emerging Local 范围 Networks 和 用户 定义 串行 backplane applica-
tions 在 增加 至 这 multi-协议 交流 capability 这 80C152 提供 传统的 微控制器
特性 为 附带的 IO 接口 和 control
硅 implementations 是 更 更多 费用 有效的 比 multi-线 cables 建立 在 板 水平的 并行的-至-
串行 和 串行-至-并行的 converters 这 83C152 contains 在 silicon 所有 这 特性 需要 为 这 串行-
至-并行的 conversion 其它 83C152 益处 include 1) 更好的 噪音 免除 通过 差别的 signaling 或者
fiber optic connections 2) 数据 integrity utilizing 这 standard 设计 在 CRC checks 和 3) 更好的 modulari-
ty 的 硬件 和 软件 designs 所有 的 thesecost 网络 参数 和 real estate improvements
应用 至 83C152 串行 links 在 boards 或者 系统 和 83C152 串行 links 在 一个 单独的 board

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

 其它 brands 和 names 是这所有物的它们的各自的 owners 信息在这个文档是提供在连接和 Intel products Intel 假设非责任 whatsoever 包含侵犯的任何专利权或者 copyright 为出售和使用的 Intel 产品除了作提供在 Intel’s 条款和情况的出售为此类 products Intel retains 这正确的至制造改变至这些规格在任何 time 没有 notice Microcomputer 产品将有 minor 变化至这个规格知道作 errata October 1989 版权  INTEL CORPORATION 1995 顺序 Number 270431-003 8XC152JAJBJCJD 普遍的交流控制 8-位微控制器 X 8K 工厂掩饰可编程序的只读存储器有 Y Superset 的 80C51 Architecture Y multi-协议串行交流 IO 端口 (2048 Mbps24 Mbps 最大值)  SDLCHDLC 仅有的  CSMACD 和 SDLCHDLC  用户 Definable Protocols Y 全部 DuplexHalf Duplex Y MCS  -51 兼容 UART Y 165 MHz 最大时钟频率 Y 多样的电源 Conservation 模式 Y 64KB 程序记忆寻址 Y 64KB 数据记忆寻址 Y 256 字节在-碎片内存 Y 双在-碎片 DMA 途径 Y HoldHold Acknowledge Y 二一般目的 TimerCounters Y 5 或者 7 IO 端口 Y 56 特定的函数寄存器 Y 11 中断来源 Y 有在 48 管脚双-在-线条包装和 68 管脚表面挂载 PLCC 包装 (看包装 Spec 顺序  231369) 这 80C152 这个是为基础在这 MCS  -51 CPU 是一个高级地整体的单独的-碎片 8-位微控制器设计为费用-sensitive 高-speed 串行 communications 它是好 suited 为 implementing 整体的维护数字的网络 (isdn) emerging Local 范围 Networks 和用户定义串行 backplane applica- tions 在增加至这 multi-协议交流 capability 这 80C152 提供传统的微控制器特性为附带的 IO 接口和 control 硅 implementations 是更更多费用有效的比 multi-线 cables 建立在板水平的并行的-至- 串行和串行-至-并行的 converters 这 83C152 contains 在 silicon 所有这特性需要为这串行- 至-并行的 conversion 其它 83C152 益处 include 1) 更好的噪音免除通过差别的 signaling 或者 fiber optic connections 2) 数据 integrity utilizing 这 standard 设计在 CRC checks 和 3) 更好的 modulari- ty 的硬件和软件 designs 所有的 thesecost 网络参数和 real estate improvements 应用至 83C152 串行 links 在 boards 或者系统和 83C152 串行 links 在一个单独的 board

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com