1
april 20, 2004
U6264B
标准 8k x 8 sram
这 u6264b 是 一个 静态的 内存 manu-
factured 使用 一个 cmos 处理
技术 和 这 下列的 ope-
比率 模式:
- 读 - 备用物品
- 写 - 数据 保持
这 记忆 排列 是 为基础 在 一个
6-晶体管 cell.
这 电路 是 使活动 用 这 rising
边缘 的 e2 (在 e1
= l), 或者 这 下落
边缘 的 e1
(在 e2 = h). the
地址 和 控制 输入 打开
同时发生地. 符合 至 这
信息 的 w
和 g, 这 数据
输入, 或者 输出, 是 起作用的. 在 一个
读 循环, 这 数据 输出 是
使活动 用 这 下落 边缘 的 g
,
afterwards 这 数据 文字 读 将
是 有 在 这 输出 dq0 -
dq7. 之后 这 地址 改变, 这
数据 输出 go 高-z 直到 这
新 读 信息 是 有.
这 数据 输出 有 非 preferred
状态. 如果 这 记忆 是 驱动 用
cmos 水平 在 这 起作用的 状态,
和 如果 那里 是 非 改变 的 这
地址, 数据 输入 和 控制
信号 w
或者 g, 这 运行 cur-
rent (在 i
O
= 0 毫安) drops 至 这
值 的 这 运行 电流 在 这
备用物品 模式. 这 读 循环 是
finished 用 这 下落 边缘 的 e2 或者
W
, 或者 用 这 rising 边缘 的 e1,
各自.
数据 保持 是 有保证的 向下
至 2 v. 和 这 例外 的 e2, 所有
输入 组成 的 也不 门, 所以
那 非 拉-向上/拉-向下 电阻器
是 必需的. 这个 门 电路
准许 至 达到 低 电源
备用物品 (所需的)东西 用 触发
和 ttl-水平 too.
如果 这 电路 是 inactivated 用
e2 = l, 这 备用物品 电流 (ttl)
drops 至 150
µ
一个 典型值
!
8192 x 8 位 静态的 cmos 内存
!
70 ns 进入 时间
!
一般 数据 输入 和
输出
!
三-状态 输出
!
典型值 运行 供应 电流
70 ns: 10 毫安
!
备用物品 电流:
< 2
µ
一个 在 t
一个
≤
70 °c
!
数据 保持 电流 在 2 v:
< 1
µ
一个 在 t
一个
≤
70 °c
!
ttl/cmos-兼容
!
自动 减少 的 电源
消耗 在 长 读 或者 写
循环
!
电源 供应 电压 5 v
!
运行 温度 范围:
0 至 70
°
C
-40 至 85
°
C
-40 至 125 °c
!
qs 9000 质量 标准
!
静电释放 保护 > 2000 v
(mil 标准 883c m3015.7)
!
获得-向上 免除 > 100 毫安
!
包装: pdip28 (600 mil)
SOP28 (330 mil)
管脚 描述
信号 名字 信号 描述
a0 - a12 地址 输入
dq0 - dq7 数据 在/输出
E1
碎片 使能 1
E2
碎片 使能 2
G
输出 使能
W
写 使能
VCC 电源 供应 电压
VSS 地面
n.c.
不 连接
管脚 配置
1
n.c.
VCC
28
2
A12
W(我们)
27
4
A6
A8
25
5
A5
A9
24
3
A7
e2 (ce2)
26
6
A4
A11
23
7
A3
G(oe)
22
8
A2
A10
21
12
DQ1
DQ5
17
9
A1
E1(ce1)
20
10
A0
DQ7
19
11
DQ0
DQ6
18
13
DQ2
DQ4
16
14
VSS
DQ3
15
PDIP
顶 视图
SOP
特性 描述
: 点此下载
