july 2004
dsc-3622/06
1
©2004 整体的 设备 技术, 公司
特性
◆◆
◆◆
◆
512k x 8 先进的 高-速 cmos 静态的 内存
◆◆
◆◆
◆
电子元件工业联合会 中心 电源 / 地 引脚 为 减少 噪音
◆◆
◆◆
◆
equal 进入 和 循环 时间
— 商业的 和 工业的: 10/12/15ns
◆◆
◆◆
◆
单独的 3.3v 电源 供应
◆◆
◆◆
◆
一个 碎片 选择 加 一个 输出 使能 管脚
◆◆
◆◆
◆
双向的 数据 输入 和 输出 直接地
ttl-兼容
◆◆
◆◆
◆
低 电源 消耗量 通过 碎片 deselect
◆◆
◆◆
◆
有 在 36-管脚, 400 mil 塑料 soj 包装 和
44-管脚, 400 mil tsop.
函数的 块 图解
描述
这 idt71v424 是 一个 4,194,304-位 高-速 静态的 内存 有组织的
作 512k x 8. 它 是 fabricated 使用 idt’s 高-perfomance, 高-可靠性
cmos 技术. 这个 状态-的-这-艺术 技术, 联合的 和 inno-
vative 电路 设计 技巧, 提供 一个 费用-有效的 解决方案 为 高-
速 记忆 needs.
这 idt71v424 有 一个 输出 使能 管脚 这个 运作 作 快 作
5ns, 和 地址 进入 时间 作 快 作 10ns. 所有 双向的 输入 和
输出 的 这 idt71v424 是 ttl-兼容 和 运作 是 从 一个
单独的 3.3v 供应. 全部地 静态的 异步的 电路系统 是 使用, 需要
非 clocks 或者 refresh 为 运作.
这 idt71v424 是 packaged 在 一个 36-管脚, 400 mil 塑料 soj 和 44-
管脚, 400 mil tsop.
地址
解码器
4,194,304-位
记忆 排列
i/o 控制
•
•
•
一个
0
一个
18
8
8
i/o
0
-i/o
7
8
控制
逻辑
我们
OE
CS
3622 drw 01
•
•
•
3.3v cmos 静态的 内存
4 meg (512k x 8-位)
IDT71V424S
IDT71V424L
: 点此下载
