80960ja/jf/jd/jt 3.3 v embedded
32-位 微处理器
进步 信息 数据手册
产品 特性
■
管脚/代号 兼容 和 所有 80960jx
Processors
■
高-效能 embedded architecture
—一个 操作指南/时钟 执行
—核心 时钟 比率 是:
80960ja/jf 1x 这 总线 时钟
80960jd 2x 这 总线 时钟
80960jt 3x 这 总线 时钟
—加载/store 程序编制 模型
—十六 32-位 global 寄存器
—十六 32-位 local 寄存器 (8 sets)
—nine 寻址 模式
—用户/supervisor 保护 模型
■
二-方法 设置 associative 操作指南
Cache
—80960ja - 2 Kbyte
—80960jf/jd - 4 Kbyte
—80960jt - 16 Kbyte
—可编程序的 cache-locking
Mechanism
■
直接 编排 数据 cache
—80960ja - 1 Kbyte
—80960jf/jd - 2 Kbyte
—80960jt - 4 Kbyte
—写 通过 运作
■
在-碎片 堆栈 框架 cache
—七 寄存器 sets 能 是 saved
—自动 allocation 在 call/返回
—0-7 frames 保留 为 高-priority
中断
■
在-碎片 数据 内存
—1 kbyte 核心的 能变的 存储
—单独的-循环 进入
■
3.3 v 供应 电压
—5 v tolerant 输入
—ttl 兼容 输出
■
高 带宽 burst 总线
—32-位 多路复用 地址/数据
—可编程序的 记忆 配置
—可选择的 8-, 16-, 32-位 总线 widths
—支持 unaligned accesses
—big 或者 little endian 字节 订货
■
高-速 中断 控制
—31 可编程序的 priorities
—第八 maskable 管脚 加 nmi
—向上 至 240 vectors 在 expanded 模式
■
二 在-碎片 计时器
—独立 32-位 counting
—时钟 prescaling 用 1, 2, 4 或者 8
—lnternal 中断 来源
■
halt 模式 为 低 电源
■
ieee 1149.1 (jtag) boundary scan
兼容性
■
包装
—132-含铅的 管脚 grid 排列 (pga)
—132-含铅的 塑料 四方形 flat 包装
(pqfp)
—196-球 迷你 塑料 球 grid 排列
(mpbga)
顺序 号码: 273159-001
march, 1998
注意:
这个 文档 包含 信息 在 产品 在 这 抽样 和 最初的 生产
阶段 的 开发. 这 规格 是 主题 至 改变 没有 注意. 核实 和 your
local intel 销售 办公室 那 你 有 这 最新的 数据手册 在之前 finalizing 一个 设计.
: 点此下载
