2000
ieee1394 1-碎片 ohci host 控制
初步的 数据 薄板
mos 整体的 电路
µ
µµ
µ
PD72870A
文档 非. s14653ej1v0ds00 (1st 版本)
日期 发行 january 2000 ns cp (k)
打印 在 日本
这 信息 在 这个 文档 是 主题 至 改变 没有 注意. 在之前 使用 这个 文档, 请
confirm 那 这个 是 这 最新的 版本.
不 所有 设备/类型 有 在 每 country. 请 审查 和 local nec 代表 为
有效性 和 额外的 信息.
这
µ
pd72870a 是 这 lsi 这个 整体的 ohci-link 和 phy 函数 在 一个 单独的 碎片.
这
µ
pd72870a 遵守 和 这 p1394a draft 2.0 规格 和 这 openhci ieee1394 1.0, 和 工作 向上
至 400 mbps.
它 制造 设计 所以 紧凑的 为 pc 和 pc card 应用.
特性
• 一致的 和 link layer 维护 作 定义 在 1394 打开 host 控制 接口 规格 释放 1.0
• 一致的 和 物理的 layer 维护 作 定义 在 p1394a draft 2.0 (数据 比率 100/200/400 mbps)
• 号码 的 supported 端口 (1, 2, 3 端口) 是 可选择的
• 一致的 和 协议 增强 作 定义 在 p1394a draft 2.0
• modular 32-位 host 接口 一致的 至 pci 规格 释放 2.1
• 支持 pci-总线 电源 管理 接口 规格 释放 1.0
• modular 32-位 host 接口 一致的 至 card 总线 规格
• 循环 主控 和 isochronous resource manager 有能力
• 建造-在 fifos 为 isochronous transmit (1024 字节), 异步的 transmit (1024 bytes), 和 receive (2048
字节)
• 32-位 crc 一代 和 checking 为 receive/transmit packets
• 4 isochronous transmit dmas 和 4 isochronous receive dmas supported
• 32-位 dma 途径 为 物理的 记忆 读/写
• 时钟 一代 用 24.576 mhz x’tal
• 内部的 控制 和 运算的 寄存器 直接-编排 至 pci 配置 空间
• 2-线 串行 可擦可编程只读存储器
TM
接口 supported
• 独立的 电源 供应 link 和 phy
• 可编程序的 latency 计时器 从 串行 可擦可编程只读存储器 在 cardbus 模式 (card_在 = 1)
订货 信息
部分 号码 包装
µ
pd72870agm-8ed
µ
pd72870af1-fa2
160-管脚 塑料 lqfp (fine 程度) (24 x 24)
192-管脚 塑料 fbga (14 x 14)
: 点此下载
