©2000 整体的 设备 技术, 公司
dsc 3039/8
1
高-速
16k x 16 双-端口
静态的 内存 和 中断
◆◆
◆◆
◆
真实 双-ported 记忆 cells 这个 准许 同时发生的
进入 的 这 一样 记忆 location
◆◆
◆◆
◆
高-速 进入
– 商业的: 15/20/25/35/55ns (最大值.)
– 工业的 20/25/35/55ns (最大值.)
◆◆
◆◆
◆
低-电源 运作
– IDT70261S
起作用的: 750mw (典型值.)
备用物品: 5mw (典型值.)
– IDT70261L
起作用的: 750mw (典型值.)
备用物品: 1mw (典型值.)
◆◆
◆◆
◆
独立的 upper-字节 和 更小的-字节 控制 为 多路复用
总线 兼容性
◆◆
◆◆
◆
idt70261 容易地 expands 数据 总线 宽度 至 32 位 或者 更多
使用 这 主控/从动装置 选择 当 cascading 更多 比
一个 设备
◆◆
◆◆
◆
m/
S
= h 为
BUSY
输出 标记 在 主控,
m/
S
= l 为
BUSY
输入 在 从动装置
◆◆
◆◆
◆
busy 和 中断 flags
◆◆
◆◆
◆
在-碎片 端口 arbitration 逻辑
◆◆
◆◆
◆
全部 在-碎片 硬件 支持 的 semaphore signaling
在 端口
◆◆
◆◆
◆
全部地 异步的 运作 从 也 端口
◆◆
◆◆
◆
ttl-兼容, 单独的 5v (±10%) 电源 供应
◆◆
◆◆
◆
有 在 100-管脚 薄的 四方形 flatpack
◆◆
◆◆
◆
工业的 温度 范围 (-40
O
c 至 +85
O
c) 是 有
为 选择 speeds
注释:
1. (主控):
BUSY
是 输出; (从动装置):
BUSY
是 输入.
2.
BUSY
和
INT
输出 是 非-触发-陈述 推-拉.
idt70261s/l
i/o
控制
地址
解码器
记忆
排列
ARBITRATION
中断
SEMAPHORE
逻辑
地址
解码器
i/o
控制
r/
L
L
一个
13L
一个
0L
3039 drw 01
UB
L
L
L
L
i/o
8L
-i/o
15L
i/o
0L
-i/o
7L
L
L
r/
L
L
L
m/
r/
R
R
R
R
R
R
i/o
8R
-i/o
15R
i/o
0R
-i/o
7R
一个
13R
一个
0R
r/
R
R
R
R
R
(2)
(1,2)
(1,2)
(2)
14
14