78P7200
e3/ds3/sts-1
线条 接口 Unit
页: 7 的 11
©
2005 teridian 半导体 公司
rev 3.0
外部 组件
(依赖 在 速, 名义上的 值)
sts-1 ds3 E3
循环 中心 频率 电阻RFO 1% 容忍 4.53 5.23 6.81
k
Ω
transmit 末端 电容 CTT 5% (便条 2) 10 10 3 pF
transmit 末端 电阻 RTT 1% 301 301 604
Ω
便条 1: optional 电容 至 减少 一般 模式 噪音.
便条 2: c
TT
值 取决于 在 这 pc 板 设计. 名义上的 值 是 选择 为 78p7200 demo 板.
数字的 输入 和 输出
(cmos-兼容 管脚:
LOWSIG
, rpos, rneg, rclk, tpos, tneg, tclk, lbo,
OPT!
.) 电流 流
在 这 碎片 是 积极的. 电流 maximums 是 电流 和 这 largest 绝对 值.
参数 情况 最小值 nom 最大值 单位
输入 低 电压 VIL -0.3 1.5 V
输入 高 电压 VIH 3.5 vcc
+0.3
V
输入 低 电流 IIL vil = 1.5v -5 5 µA
输入 高 电流 IIH vih = 3.5v -5 5 µA
输出 低 电压 VOL iol = 0.1 毫安 0.4 V
输出 高 电压 VOH ioh = -0.1 毫安 4 V
OPT@
OPT@OPT@
OPT@
CHARACTERISTICS
输入 低 电压 VIL iil = 0.4 毫安 0.5 V
输入 高 电压 VIH 2 V
接受者
所有 的 这 度量 为 这 接受者 是 制造 和 这 下列的 情况 除非 否则 陈述:
1. 这 输入 信号 是 变压器 结合 作 显示 在 图示 1.
2. rfo = 5.23 k
Ω
为 ds3, 6.81 k
Ω
为 e3 和 4.53 k
Ω
为 sts-1.
输入 交流-结合
cpd = 0.022 µf
±0.045 ±1.2 V
输入 信号 电压 VIN
短的 缆索 (3’)
cpd 不 使用 ±0.090 ±1.2 V
输入 阻抗 RIN 输入 在 设备's 一般 模式
电压
15 20 30
k
Ω
receive 数据 发现 VDTH
门槛
相关的 至 顶峰 振幅 为
22.37/17.18/25.92 mhz
sinusoidal 输入
50 %
receive 数据 低 信号 VLOW
门槛
±20 ±50 mv
cpd = 0.022 µf 500 µsreceive 数据 低 信号 TLOW
延迟
cpd 不 使用
vin(最大值) = ±250 mv
0.5 3 µs
OPT@
OPT@OPT@
OPT@
: 点此下载
